ARM Cortex de 32 bits dos microchip e dos circuitos integrados LPC1752FBD80 - microcontrolador M3
Descrição geral
O LPC1766 é um microcontrolador baseado Cortex-M3 do BRAÇO para as aplicações encaixadas que caracterizam um nível elevado de integração e de consumo da baixa potência. O BRAÇO Cortex-M3 é um núcleo da próxima geração que ofereça realces de sistema tais como aumentado elimine erros de características e de um de mais alto nível da integração do bloco do apoio.
O LPC1766 opera-se em frequências do processador central de até 80 megahertz. O processador central do BRAÇO Cortex-M3 incorpora um encanamento de 3 fases e usa uma arquitetura de Harvard com os ônibus locais separados da instrução e de dados assim como um terceiro ônibus para periféricos. O processador central do BRAÇO Cortex-M3 igualmente inclui uma unidade interna do prefetch que apoie a ramificação especulativa.
O complemento periférico do LPC1766 inclui o kB 256 da memória Flash, kB 64 da memória dos dados, MAC dos ethernet, relação do dispositivo de USB/Host/OTG, controlador de acesso direto da memória de uso geral de 8 canais, 4 UARTs, 2 PODE os canais, 2 controladores de SSP, relação de SPI, 3 relações de I 2C, 2 entrados mais a relação output de 2 I2S, 8 o bocado o bocado CAD do canal 12, 10 DAC, o controlo do motor PWM, a relação do codificador da quadratura, 4 temporizadores de uso geral, o uso geral output 6 PWM, o ultra-baixo poder RTC com alimentação por acumuladores separada, e até 70 pinos de uso geral do I/O.
O LPC1766 é pino-compatível ao microcontrolador de LPC2366 ARM7-based.
Características
- Processador do BRAÇO Cortex-M3 do , correndo em frequências de até 80 megahertz. Uma unidade (MPU) da proteção de memória que apoia oito regiões é incluída.
- ARME o controlador de interrupção Cortex-M3 Vectored aninhado acessório (NVIC).
- memória do programmimg do flash da em-microplaqueta de 256 kB. O acelerador aumentado da memória Flash permite uma operação de alta velocidade de 80 megahertz com os estados de espera zero.
- Em-sistema que programam (ISP) e Em-aplicação que programa (IAP) através do software do carregador de bota da em-microplaqueta.
- a em-microplaqueta SRAM de 64 kB inclui:
- kB 32 de SRAM no processador central com o ônibus de código local/dados para o acesso de capacidade elevada do processador central.
- Dois 16 blocos de SRAM do kB com os caminhos de acesso separados para a taxa de transferência mais alta. Estes blocos de SRAM podem ser usados para a memória dos ethernet, do USB, e do acesso direto da memória, assim como para a instrução do processador central e o armazenamento de dados de uso geral.
- Controlador de acesso direto da memória de uso geral de oito canais (GPDMA) na matriz multilayer de AHB que pode ser usada com o SSP, o I2S, o UART, os periféricos do conversor analógico-numérico e numérico-analógico, sinais do fósforo do temporizador, e para transferências da memória-à-memória.
- A interconexão Multilayer da matriz de AHB fornece um ônibus separado para cada mestre de AHB. Os mestres de AHB incluem o processador central, o controlador de acesso direto da memória de uso geral, o MAC dos ethernet, e a relação de USB. Esta interconexão fornece uma comunicação sem atrasos do arbítrio.
- O ônibus rachado de APB permite a taxa de transferência alta com poucas tendas entre o processador central e o acesso direto da memória.
- Relações de série:
- MAC dos ethernet com relação de RMII e o controlador de acesso direto da memória dedicado.
- Controlador do dispositivo da velocidade máxima de USB 2,0/Host/OTG com o controlador de acesso direto da memória dedicado e em-microplaqueta PHY para o dispositivo, o anfitrião, e as funções de OTG.
- Quatro UARTs com geração fracionária da taxa de transmissão, apoio interno do FIFO, do acesso direto da memória, e apoio RS-485. Um UART tem o I/O do controle do modem, e um UART tem o apoio de IrDA.
- PODE o controlador 2.0B com dois canais.
- Controlador de SPI com síncrono, o de série, completamente - uma comunicação frente e verso e comprimento de dados programável.
- Dois controladores de SSP com capacidades do FIFO e do multi-protocolo. As relações de SSP podem ser usadas com o controlador de GPDMA.
- Duas relaçõesdo C-ônibus de I2 que apoiam o modo rápido com uma taxa de dados de 400 kbits/s com reconhecimento do endereço e modo de monitor múltiplos.
- Uma relaçãodo C-ônibus de I2 que apoia a especificação completa de I2C-bus e o sinal de adição rápido do modo com uma taxa de dados de 1 Mbit/s com reconhecimento do endereço e modo de monitor múltiplos.
- mim relação de 2 S (som de Inter-IC) para a entrada ou a saída audio digital, com controle de taxa fracionário. A relação de I2S pode ser usada com o GPDMA. A relação de I2S apoia 3 fios e 4 dados do fio transmitem e recebem assim como entrada/saída do pulso de disparo mestre.
- outros periféricos:
- 70 pinos de uso geral do I/O (GPIO) com configurável levantam/para baixo os resistores e um modo de funcionamento novo, configurável do aberto-dreno.
- conversor 12-bit analógico-numérico (CAD) com a entrada que multiplexa entre oito pinos, taxas de conversão até 1 megahertz, e registros múltiplos do resultado. 12 o bocado CAD pode ser usado com o controlador de GPDMA.
- conversor 10-bit numérico-analógico (DAC) com o temporizador dedicado da conversão e o apoio do acesso direto da memória.
- Quatro temporizadores/contadores de uso geral, com um total de oito entradas e dez da captação comparam saídas. Cada bloco de temporizador tem uma entrada externo da contagem e o apoio do acesso direto da memória.
- Um controlo do motor PWM com apoio para o controlo do motor trifásico.
- Relação do codificador da quadratura que pode monitorar um codificador externo da quadratura.
- Um bloco padrão de PWM/timer com entrada externo da contagem.
- Pulso de disparo de tempo real (RTC) com um domínio separado do poder e um oscilador dedicado do RTC. O bloco do RTC inclui 64 bytes de registros alternativos a pilhas.
- O temporizador de cão de guarda (WDT) restaura o microcontrolador dentro de uma quantidade de tempo razoável se incorpora um estado errôneo.
- Temporizador do tiquetaque do sistema, incluindo uma opção externo da entrada de pulso de disparo.
- O temporizador repetitivo da interrupção fornece programável e a repetição de interrupções cronometradas.
- Cada um periférico tem seu próprio divisor do pulso de disparo para umas economias mais adicionais do poder.
- O teste padrão de JTAG/elimina erros da relação para a compatibilidade com ferramentas existentes. O fio de série elimina erros e opções de série do porto do traço do fio.
- O módulo do traço da emulation permite o traçado não-intrusivo, de alta velocidade do tempo real da execução da instrução.
- A UGP integrada (unidade de gestão do poder) ajusta automaticamente reguladores internos para minimizar o consumo de potência durante o sono, o sono profundo, o poder-para baixo, e modos profundos do poder-para baixo.
- Quatro modos reduzidos do poder: Sono, Profundo-sono, poder-para baixo, e poder-para baixo profundo.
- Escolha a fonte de alimentação de 3,3 V (2,4 V a 3,6 V).
- Quatro entradas da interrupção externo configuráveis como a borda/sensível nivelado. Todos os pinos em PORT0 e em PORT2 podem ser usados como fontes sensíveis da interrupção da borda.
- Entrada de (NMI) da interrupção Non-maskable.
- Função de saída do pulso de disparo que pode refletir o pulso de disparo principal do oscilador, o pulso de disparo do IRC, o pulso de disparo do RTC, o pulso de disparo do processador central, e o pulso de disparo de USB.
- O controlador de interrupção (WIC) da excitação permite que o processador central acorde automaticamente de toda a interrupção de prioridade que puder ocorrer quando os pulsos de disparo forem parados no sono profundo, no poder-para baixo, e em modos profundos do poder-para baixo.
- Processador de alerta do modo do poder-para baixo através das interrupções dos vários periféricos.
- A baixa de pressão detecta com ponto inicial separado para a interrupção e restauração forçada.
- Poder-Na restauração (POR).
- Oscilador de cristal com uma escala de funcionamento de 1 megahertz a 24 megahertz.
- 4 o oscilador interno do megahertz RC aparou a 1% a precisão que pode opcionalmente ser usada como um pulso de disparo de sistema.
- PLL permite a operação do processador central até a taxa do processador central do máximo sem a necessidade para um cristal de alta frequência. Pode ser corrido do oscilador principal, do oscilador interno de RC, ou do oscilador do RTC.
- USB PLL para a flexibilidade adicionada.
- O código leu a proteção (CRP) com níveis de segurança diferentes.
- Disponível como 100 o pacote do pino LQFP (14 x 14 x 1,4 milímetros).
Aplicações
- eMetering do
- da iluminação
- industrial dos trabalhos em rede
- dos sistemas de alarme
- dos bens brancos
- Controlo do motor
Diagrama de bloco
Esboço do pacote
LQFP100: pacote liso do quadrilátero plástico do perfil baixo; 100 ligações; corpo 14 x 14 x 1,4 milímetros SOT407-1
