74HC00D IC eletrônico lasca a porta de NAND entrada do quadrilátero 2

 
74HC00; 74HCT00
Porta de NAND entrada do quadrilátero 2
 
CARACTERÍSTICAS
• Cumpre com o padrão não 8-1A de JEDEC
• Proteção do ESD:
  HBM EIA/JESD22-A114-A excede 2000 V
  O milímetro EIA/JESD22-A115-A excede 200 V
• Especificado de −40 ao °C +85 e de −40 a +125 °C.
 
DESCRIÇÃO
Os 74HC00/74HCT00 são dispositivos de alta velocidade do CMOS da Si-porta e são pino compatível com baixa potência Schottky TTL (LSTTL). São especificados em conformidade com o padrão não 7A de JEDEC.
 
Os 74HC00/74HCT00 fornecem a função entrada 2 do NAND.
 
DADOS DE REFERÊNCIA RÁPIDA
TERRA = 0 V; Tamb = °C 25; tr = tf = 6 ns.

Notas
1. _Opaládiode C é usado para determinar a dissipação de poder dinâmica (P_D no µW).
    P_{centímetro cúbico} do × f_do × V do_paládiodeD = de C²_mim × N + Σ (C_{Lcentímetro cúbico} do × f_o do × V²) onde:
    f_mim = frequência entrada no megahertz;
    f_o = frequência output no megahertz;
    C_L = capacidade output da carga no PF;
    V tensão do_{centímetro cúbico} = de fonte nos volts;
    Saídas do interruptor da carga de N = de total;
    Σ (× FO do × VCC2 do CL) = soma das saídas.
2. Para 74HC00 a circunstância é V_mim = terra a V_{centímetro cúbico}.
    Para 74HCT00 a circunstância é V_mim = terra ao − 1,5 V. de V_{centímetro cúbico}.
 
Configuração de Pin Fig.1 DIP14, SO14 e (T) SSOP14.

 
Configuração de Pin Fig.2 DHVQFN14.                                   Diagrama de lógica Fig.3 (uma porta).

             
 
           
 
 
 
 
 
 
 
 
 
 
Diagrama da função Fig.4.                                      Símbolo de lógica do IEC Fig.5.