Os componentes integrados de 74HC04N IC microplaquetas eletrônicas encantam o inversor

74HC04; 74HCT04

Encantar o inversor

CARACTERÍSTICAS

• Cumpre com o padrão não 8-1A de JEDEC

• Proteção do ESD: HBM EIA/JESD22-A114-A excede 2000 V milímetro EIA/JESD22-A115-A excede 200 V.

• Especificado de −40 ao °C +85 e de −40 a +125 °C.

DESCRIÇÃO

Os 74HC/HCT04 são dispositivos de alta velocidade do CMOS da Si-porta e são pino compatível com baixa potência Schottky TTL (LSTTL). São especificados em conformidade com o padrão não 7A de JEDEC. Os 74HC/HCT04 fornecem seis amortecedores de inversão.

DADOS DE REFERÊNCIA RÁPIDA

TERRA = 0 V; Tamb = °C 25; ≤ 6,0 ns do tr = do tf.

Notas

1. _Opaládiode C é usado para determinar a dissipação de poder dinâmica (P_D no µW).

    P_{centímetro cúbico} do × f_do × V do_paládiodeD = de C²_mim × N + Σ (C_{Lcentímetro cúbico} do × f_o do × V²) onde:

    f_mim = frequência entrada no megahertz;

    f_o = frequência output no megahertz;

    C_L = capacidade output da carga no PF;

    V tensão do_{centímetro cúbico} = de fonte nos volts;

    Saídas do interruptor da carga de N = de total;

    Σ (C_{Lcentímetro cúbico} do × f_o do × V²) = soma das saídas.

2. Para 74HC04: a circunstância é V_mim = terra a V_{centímetro cúbico}.

    Para 74HCT04: a circunstância é V_mim = terra ao − 1,5 V. de V_{centímetro cúbico}.

Configuração de Pin Fig.1 DIP14, SO14 e (T) SSOP14.

Configuração de Pin Fig.2 DHVQFN14.                                      Símbolo de lógica Fig.3.

Símbolo de lógica do IEC Fig.4.                               Diagrama de lógica Fig.5 (um inversor).