TMS320VC5402PGE100 IC eletrônico lasca o PROCESSADOR de SINAL DE PONTO FIXO de DIGITAL

TMS320VC5402

PROCESSADOR DE SINAL DIGITAL DE PONTO FIXO

• Arquitetura multibus avançada com três buses de memória de dados separados de 16 bits e um barramento de memória de um programa
• Unidade de lógica aritmética de 40 bits (ALU), incluindo um Shifter de tambor de 40 bits e dois acumuladores independentes de 40 bits
• Multiplicador paralelo de 17 × × 17 bits acoplado a uma adição dedicada de 40 bits para a operação de multiplicação / acumulação de um único ciclo (MAC) não-pipelada
• Comparar, selecionar e armazenar unidade (CSSU) para adicionar / comparar a seleção do operador Viterbi
• Exponent Encoder para calcular um valor exponencial de um valor de acumulador de 40 bits em um único ciclo

• Dois geradores de endereços com oito registros auxiliares e duas unidades aritméticas de registro auxiliar (ARAU)
• Bus de dados com recurso de suporte de barramento
• Modo de endereçamento estendido para Espaço de programa externo endereçável máximo de 1M × 16 bits
• ROM On-Chip de 4K x 16 bits
• RAM de 16 bits x 16 bits com acesso duplo
• Operação única-Repetição e Operações de repetição de bloco para código de programa
• Bloquear-Memória-Mover instruções para programa eficiente e gerenciamento de dados
• Instruções com um Operando de palavras longas de 32 bits
• Instruções com as Leituras de Dois ou Três Operandos

• Instruções aritméticas com armazenamento paralelo e carga paralela
• Instruções de loja condicional
• Retorno rápido da interrupção
• Periféricos no chip
  • - Gerador de estado de espera programável em software e comutação de banco programável
  • - Gerador de Relógio de Loop Bloqueado em Fase em Chip (PLL) com Oscilador Interno ou Fonte de Relógio Externo
  • - Duas portas em série com buffer múltiplo (McBSPs)
  • - Interface de porta-porta paralela aprimorada de 8 bits (HPI8)
  • - Dois temporizadores de 16 bits
  • - Controlador de acesso direto a memória de seis canais (DMA)

• Controle de consumo de energia com instruções IDLE1, IDLE2 e IDLE3 com modos de desligamento
• CLKOUT Desligar Controle para Desativar CLKOUT
• Lógica de emulação baseada em digitalização em chip, IEEE Std 1149.1 † (JTAG) Lógica de verificação de fronteira
• 10-ns Tempo de Execução da Instrução de Ponto Fixo de Ciclo Único (100 MIPS) para Fonte de Alimentação de 3.3-V (Núcleo 1.8-V)
• Disponível em um Pacote de Quad Flat Básico de Baixo Perfil (LQFP) de 144 pinos (Suplemento PGE) e uma matriz de grade de esferas de 144 pinos (BGA) (Sufixo GGU)

descrição

O processador de sinal digital (DSP) de ponto fixo TMS320VC5402 (a seguir designado como "5402, salvo indicação em contrário) é baseado em uma arquitetura Harvard modificada avançada que possui um barramento de memória de programa e três buses de memória de dados. Este processador fornece uma unidade de lógica aritmética (ALU) com alto grau de paralelismo, lógica de hardware específica da aplicação, memória no chip e periféricos adicionais no chip. A base da flexibilidade operacional e da velocidade deste DSP é um conjunto de instruções altamente especializado.

Os espaços de programa e dados separados permitem o acesso simultâneo às instruções e dados do programa, proporcionando o alto grau de paralelismo. Duas operações de leitura e uma operação de gravação podem ser realizadas em um único ciclo. Instruções com instruções paralelas e específicas da aplicação podem utilizar completamente esta arquitetura. Além disso, os dados podem ser transferidos entre dados e espaços de programas. Esse paralelismo suporta um poderoso conjunto de operações aritméticas, lógicas e de manipulação de bits que podem ser realizadas em um único ciclo de máquina. Além disso, o '5402 inclui os mecanismos de controle para gerenciar interrupções, operações repetidas e chamadas de função.

O pacote TMS320VC5402PGE (LQFP de 144 pinos) é compatível com a pegada com os dispositivos 'LC548,' LC / VC549 e 'VC5410.

A tabela de atribuição de pinos a seguir lista cada quadrante de sinal e número de bola BGA para o pacote TMS320VC5402GGU (144 pinos BGA) que é compatível com a pegada com os dispositivos 'LC548 e' LC / VC549.

classificações máximas absolutas sobre o intervalo de temperatura especificado (a menos que indicado de outra forma) †

Faixa de E / S de tensão de alimentação, DV _DD ‡. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0,3 V a 4,0 V

Alcance do núcleo da tensão de alimentação, CV _DD ‡. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0,3 V a 2,4 V

Faixa de tensão de entrada, V _I. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0,3 V a 4,5 V

Gama de tensão de saída, VO. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0,3 V a 4,5 V

Faixa de temperatura da caixa de operação, T _C. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -40 ° C a 100 ° C

Faixa de temperatura de armazenamento, Tstg. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -55 ° C a 150 ° C

† Os estresses além dos listados em "classificações máximas absolutas" podem causar danos permanentes ao dispositivo. Estas são apenas classificações de estresse e a operação funcional do dispositivo nessas ou quaisquer outras condições além das indicadas em "condições de operação recomendadas" não está implícita. A exposição a condições absolutas de máxima classificação por períodos prolongados pode afetar a confiabilidade do dispositivo.

‡ Todos os valores de tensão são em relação a V _SS .

Oferta de ações (venda a quente)