
Add to Cart
Temp automotivo de FM24CL64B-GTR. memória de série de 64Kb 3V F-RAM
Características
64K bocado RAM permanente Ferroelectric
Organizado como 8192 x 8 bocados
O trilhão alto da resistência 10 (1013) lido/escreve
NoDelay™ escreve
Processo Ferroelectric da Alto-confiança avançada
Relação de série do Dois-fio rápido
Até 1 megahertz de frequência máxima do ônibus
Substituição direta do hardware para EEPROM
Sincronismo do legado dos apoios para 100 quilohertz & 400 quilohertz
Consumo da baixa potência
Operação de baixa tensão 3.0-3.6V
corrente à espera de 6 μA (+85°C)
Configuração do padrão do setor
Temperatura automotivo -40C a +125C
Qualificado à especificação da CEA Q100
pacote de /RoHS SOIC do “verde 8-pin”
Descrição
O FM24CL64B é uma memória 64Kbit permanente que emprega um processo ferroelectric avançado. Uma memória de acesso aleatório ou um F-RAM ferroelectric são permanente e executam leem e escrevem como RAM. Fornece a retenção segura dos dados por anos ao eliminar as complexidades, as despesas gerais, e os problemas da confiança do nível de sistema causados por EEPROM e por outras memórias permanentes. O FM24CL64B executa escreve operações na velocidade do ônibus. Nenhum escreva atrasos são incorridos. O ciclo seguinte do ônibus pode começar imediatamente sem a necessidade para a votação dos dados. Além, as ofertas do produto escrevem ordens de grandeza da resistência mais altamente do que EEPROM. Também, F-RAM exibe um poder muito mais baixo durante escreve do que EEPROM desde que escreva operações não exigem uma tensão de fonte de alimentação internamente elevado para escrevem circuitos. Estas capacidades fazem o ideal de FM24CL64B para a exigência das aplicações da memória permanente frequente ou rápido escreve. Os exemplos variam do levantamento de dados de onde o número escreve ciclos pode ser crítico, a exigir os controles industriais onde o longos escrevem a época de EEPROM podem causar a perda dos dados. A combinação de características permite uma escrita mais frequente dos dados com menos despesas gerais para o sistema. O FM24CL64B fornece benefícios substanciais aos usuários de EEPROM de série, contudo estes benefícios estão disponíveis em uma substituição da reunião informal do hardware. O dispositivo está disponível no pacote do pino SOIC do padrão do setor 8 usando um protocolo familiar do dois-fio (I2C). O dispositivo é garantido sobre a variação da temperatura automotivo de -40°C a +125°C.
Configuração de Pin
Descrição do Pin
Nome de Pin | Tipo | Descrição do Pin |
---|---|---|
A0-A2 | Entrada | Endereço seleto 0-2 do dispositivo: Estes pinos são usados para selecionar um de até 8 dispositivos do mesmo tipo no mesmo ônibus do dois-fio. Para selecionar o dispositivo, o valor de endereço nos dois pinos deve combinar os bocados correspondentes contidos no endereço do escravo. Os pinos do endereço são puxados para baixo internamente |
SDA | I/O | Dados de série/endereço: Este é um pino bidirecional para a relação do dois-fio. É aberto-dreno e é pretendido ser fio-OU o ‟d com outros dispositivos no ônibus do dois-fio. O amortecedor de entrada incorpora um disparador de Schmitt para a imunidade de ruído e o motorista da saída inclui o controle da inclinação para bordas de queda. Um externo levanta o resistor é exigido. |
LCC | Entrada | Pulso de disparo de série: O pino de série do pulso de disparo para a relação do dois-fio. Os dados são cronometrados fora da parte na borda de queda, e no dispositivo na borda de aumentação. A LCC entrada igualmente incorpora uma entrada de disparador de Schmitt para a imunidade de ruído. |
WP | Entrada | Escreva - proteja: Quando amarrados a VDD, os endereços no mapa de memória inteiro serão writeprotected. Quando o WP é conectado à terra, todos os endereços podem ser escritos. Este pino é puxado para baixo internamente. |
VDD | Fonte | Tensão de fonte |
VSS | Fonte | Terra |
Vista geral
O FM24CL64B é uma memória de série de F-RAM. A disposição da memória é organizada logicamente como uma disposição da memória de 8.192 x 8 bocados e alcançada usando uma relação do dois-fio do padrão do setor. A operação funcional do F-RAM é similar a EEPROMs de série. A diferença principal entre o FM24CL64B e um EEPROM de série com o mesmo pinout relaciona-se a seu superior escreve o desempenho.
Arquitetura da memória
Ao alcançar o FM24CL64B, o usuário endereça 8192 lugar cada um com 8 bocados de dados. Estes bocados de dados são deslocados em série. Os 8192 endereços são alcançados usando o protocolo do dois-fio, que inclui um endereço do escravo (para distinguir outros dispositivos da não-memória) e um endereço de byte 2. Somente os 13 bocados mais baixos são usados pelo decodificador alcançando a memória. Os três bocados superiores do endereço devem ser ajustados a 0 para a compatibilidade com dispositivos mais altos da densidade no futuro. O tempo de acesso para a operação de memória é essencialmente zero além do momento necessário para o protocolo de série. Isto é, a memória é lida ou escrita na velocidade do ônibus do dois-fio. Ao contrário de um EEPROM, não é necessário votar o dispositivo para uma condição pronta desde que escreve ocorrem na velocidade do ônibus. Isto é, antes que uma transação nova do ônibus puder ser deslocada na peça, uma operação da escrita estará completa. Isto é explicado com maiores detalhes na seção da relação abaixo. Os usuários esperam que diversos benefícios de sistema óbvios do FM24CL64B devido ao seu rápido escreva ao ciclo e a resistência alta em comparação a EEPROM. De qualquer modo há uns benefícios menos óbvios também. Por exemplo em um ambiente de ruído alto, a operação da rápido-escrita é menos susceptível à corrupção do que um EEPROM desde que é terminada rapidamente. Pelo contraste, um EEPROM que exige milissegundos para escrever é vulnerável propalar durante muito do ciclo. Note que é a responsabilidade do ‟s do usuário se assegurar de que VDD esteja dentro das tolerâncias da folha de dados para impedir a operação incorreta.
relação do Dois-fio
O FM24CL64B emprega um protocolo bidirecional do ônibus do dois-fio usando poucos pinos ou espaço da placa. Figura 2 ilustra uma configuração de sistema típica usando o FM24CL64B em um sistema microcontrolador-baseado. O ônibus do dois-fio do padrão do setor é familiar a muitos usuários mas é descrito nesta seção. Por convenção, todo o dispositivo que enviar dados no ônibus é o transmissor quando o dispositivo do alvo para estes dados for o receptor. O dispositivo que está controlando o ônibus é o mestre. O mestre é responsável para gerar o sinal de pulso de disparo para todas as operações. Todo o dispositivo no ônibus que está sendo controlado é um escravo. O FM24CL64B é sempre um dispositivo do escravo. O protocolo do ônibus é controlado por estados de transição nos sinais de SDA e de LCC. Há quatro circunstâncias que incluem o começo, parada, bocado de dados, ou reconheça. Figura 3 ilustra as condições do sinal que especificam os quatro estados. Os diagramas cronometrando detalhados são mostrados na seção de especificações elétrica.