Série 16Kbit, 8Kbit, 4Kbit, 2Kbit e 1Kbit de M24C08-WMN6TP mim ônibus EEPROM do ² C

Série 16Kbit, 8Kbit, 4Kbit, 2Kbit e 1Kbit de M24C08-WMN6TP mim ônibus EEPROM do ² C

CARACTERÍSTICAS SUMÁRIAS

Dois a relação de série do fio I2C apoia o protocolo 400kHz

Única tensão de fonte: – 4,5 a 5.5V para M24Cxx – 2,5 a 5.5V para M24Cxx-W – 1,8 a 5.5V para M24Cxx-R escrevem a entrada de controle

O BYTE e a PÁGINA ESCREVEM (até 16 bytes)

 Modos LIDOS ALEATÓRIOS e SEQUENCIAIS

Ciclo de programação Auto-programado

Incremento de endereço automático

Comportamento aumentado de ESD/Latch-Up

Mais de 1 milhão Erase/escrevem ciclos

Retenção de mais de 40 dados do ano

DESCRIÇÃO SUMÁRIA

Estes dispositivos programáveis apagáveis da memória de I2C-compatible (EEPROM) são organizados eletricamente como 2048/1024/512/256/128 x 8 (M24C16, M24C08, M24C04, M24C02, M24C01).

2C usa uma relação de série de dois fios, compreendendo uma linha de dados bidirecional e uma linha do pulso de disparo. Os dispositivos levam um tipo de dispositivo código do bocado do acessório 4 do identificador (1010) de acordo com a definição do ônibus de I2C. O dispositivo comporta-se como um escravo no protocolo de I2C, com todas as operações de memória sincronizadas pelo pulso de disparo de série. Leia e escreva operações são iniciados por uma condição do começo, gerada pelo mestre do ônibus. A condição do começo é seguida por um código seleto do dispositivo e pelo bocado do RW (como descrito na tabela 2.), terminados por um bocado do reconhecimento.

Ao redigir dados à memória, o dispositivo introduz um reconhecimento mordido durante a 9a vez do bocado, seguindo a transmissão de 8 bits do mestre do ônibus. Quando os dados são lidos pelo mestre do ônibus, o mestre do ônibus reconhece o recibo do byte de dados da mesma forma. Transferências de dados são terminadas por uma condição de parada após um Ack para Write, e após um NoAck para lido.

Poder na restauração: VCC o fechamento escreve - proteja

A fim impedir a corrupção de dados e inadvertido escreva operações durante a ligação inicial, um poder no circuito de (POR) da restauração é incluído. Na ligação inicial, a restauração interna está guardada ativa até que VCC alcancem o valor de ponto inicial de POR, e todas as operações estão desabilitadas – o dispositivo não responderá a nenhum comando. Da mesma forma, quando as gotas VCC da tensão de funcionamento, abaixo do valor de ponto inicial de POR, todas as operações são desabilitadas e o dispositivo não responderá a nenhum comando. Um VCC estável e válido (como definido na tabela 6. e na tabela 7.) devem ser aplicado antes de aplicar qualquer sinal da lógica.

DESCRIÇÃO DO SINAL

Pulso de disparo de série (SCL). Este sinal de entrada é usado ao estroboscópio todos os dados dentro e fora do dispositivo. Nas aplicações onde este sinal é usado por dispositivos do escravo sincronizar o ônibus a um pulso de disparo mais lento, o mestre do ônibus deve ter uma saída aberta do dreno, e um resistor levantar pode ser conectado do pulso de disparo de série (SCL) a VCC. (Figura 4. indica como o valor do resistor levantar pode ser calculado). Na maioria de aplicações, embora, este método da sincronização não é empregado, e assim que no resistor levantar não é necessário, contanto que o mestre do ônibus tem um push pull (um pouco do que o dreno aberto) output.

Dados de série (SDA). Este sinal bidirecional é usado transferir dados ou fora do dispositivo. É um dreno aberto output que possa ser fio-OR'ed com o outro dreno aberto ou abrir sinais do coletor no ônibus. Um resistor levantar deve ser conectado dos dados de série (SDA) a VCC. (Figura 4. indica como o valor do resistor levantar pode ser calculado).

A microplaqueta permite (E0, E1, E2). Estes sinais de entrada são usados ajustar o valor que deve ser procurada nos três bocados o mais menos significativos (b3, b2, b1) dos 7 - código seleto do dispositivo do bocado. Estas entradas devem ser amarradas a VCC ou a VSS, para estabelecer o código seleto do dispositivo.

Escreva o controle (WC). Este sinal de entrada é útil para proteger os índices inteiros da memória de inadvertido escreve operações. Escreva operações estão desabilitados à disposição inteira da memória quando escreva o controle (WC) é conduzido altamente. Quando desligado, o sinal é lido internamente como VIL, e escrito operações é reservado. Quando escreva o controle (WC) é conduzido altamente, dispositivo seleto e os bytes do endereço estão reconhecidos, bytes de dados não estão reconhecidos.

Oferta de venda quente!!!