Serviços de gestão Co. da empresa da Rota da Seda do Pequim, LTD

Integrity management, solidarity and mutual help, innovation and change, pragmatism and efficiency.

Manufacturer from China
Fornecedor verificado
7 Anos
Casa / Produtos / DRAM Memory Chip /

Eficiência elevada da montagem da superfície do chip de memória 256MX16 CMOS PBGA96 da gole de H5TQ4G63CFR-RDC

Contate
Serviços de gestão Co. da empresa da Rota da Seda do Pequim, LTD
Visite o site
País / Região:china
Pessoa de contato:Mr
Contate

Eficiência elevada da montagem da superfície do chip de memória 256MX16 CMOS PBGA96 da gole de H5TQ4G63CFR-RDC

Pergunte o preço mais recente
Número de modelo :H5TQ4G63CFR-RDC
Quantidade de ordem mínima :1 pacote
Termos do pagamento :T/T, Paypal, Western Union, compromisso e outro
Capacidade da fonte :10K pelo mês
Tempo de entrega :3-5 dias de trabalho
Detalhes de empacotamento :pacote da bandeja, 1600/box
N. º produto :H5TQ4G63CFR-RDC
Tipo de IC da memória :GOLE DA RDA
Modo de acesso :MULTI EXPLOSÃO DA PÁGINA DO BANCO
Pacote :R-PBGA-B96
Largura da memória :16
Montagem :Surface Mount
more
Contate

Add to Cart

Encontre vídeos semelhantes
Ver descrição do produto
GOLE do chip de memória H5TQ4G63CFR-RDC RDA da gole, 256MX16, CMOS, PBGA96
 
O H5TQ4G63 é uma GOLE síncrono da taxa de 4.294.967.296 dados III do dobro do CMOS do bocado (DDR3), serida idealmente para as aplicações da memória central que exija a grande densidade de memória e a largura de banda alta. Operações inteiramente síncronos da oferta de SK Hynix 4Gb DDR3 SDRAMs providas às bordas de aumentação e de queda do pulso de disparo. Quando todos os endereços e entradas de controle estiverem travados nas bordas de aumentação das CK (bordas de queda das CK), dados, os estroboscópios dos dados e para escrever entradas das máscaras dos dados são provados em bordas de aumentação e de queda dele. Os trajetos de dados internamente são canalizados e de 8 bits prefetched para conseguir a largura de banda muito alta.
 

Características

  • VDD=VDDQ=1.5V +/- 0.075V
  • Operação das entradas de pulso de disparo inteiramente diferencial (CK, CK)
  • Estroboscópio diferencial dos dados (DQS, DQS)
  • No DLL da microplaqueta alinhe a transição de DQ, de DQS e de DQS com a transição das CK
  • As máscaras do DM escrevem dados- nas bordas de aumentação e de queda do estroboscópio dos dados
  • Todos os endereços e entradas de controle exceto os dados, os estroboscópios dos dados e as máscaras dos dados travados nas bordas de aumentação do pulso de disparo
  • A latência programável 5, 6, 7, 8, 9, 10, 11, 13 e 14 de CAS apoiou
  • A latência aditiva programável 0, CL-1, e CL-2 apoiou
  • Latência programável de CAS Write 9 (do CWL) = 5, 6, 7, 8 e 10
  • Comprimento estourado programável 4/8 com ambos mordidela sequencial e modo da intercalação
  • Interruptor do BL sobre - - mosca
  • 8banks
  • A média refresca o ciclo (Tcase de 0°C~ 95°C)
    • 7,8 µs em 0°C ~ 85°C
    • 3,9 µs em 85°C ~ temperatura 95°C comercial (0°C ~ 95°C) temperatura industrial (-40°C ~ 95°C)
  • JEDEC 78ball padrão FBGA (x8), 96ball FBGA (x16)
  • Força do motorista selecionada por EMRS
  • A dinâmica na terminação do dado apoiou
  • O pino RESTAURADO assíncrono apoiou
  • A calibração de ZQ apoiou
  • TDQS (estroboscópio dos dados da terminação) apoiado (x8 únicos)
  • Escreva Levelization apoiado
  • 8 pre-esforços mordidos

Atributos técnicos

 
 
 
 
 

ECCN/UNSPSC

 
 
Inquiry Cart 0