Memória Chip Storage do chip de memória H9CCNNN8JTALAR 8Gb LPDDR3 BGA178 da GOLE
H9CCNNN8JTALAR
Características:
[FBGA]
- Temperatura da operação
- -30 ' C ~ 105' C - Packcage
- 178-ball FBGA
- 11.0x11.5mm2, 1.00t, passo de 0.65mm
- Ligação & halogênio livres
[LPDDR3]
- VDD1 = 1.8V (1.7V a 1.95V)
- VDD2, VDDCA e VDDQ = 1.2V (1.14V a 1,30)
- Relação HSUL_12 (lógica Unterminated de alta velocidade 1.2V)
- Os dados dobro avaliam a arquitetura para o ônibus do comando, do endereço e de dados;
- todo o controle e endereço exceto CS_n, CKE travaram na borda de aumentação e de queda do pulso de disparo
- CS_n, CKE travou na borda de aumentação do pulso de disparo
- dois acessos de dados pelo ciclo de pulso de disparo - Entradas de pulso de disparo diferencial (CK_t, CK_c)
- Estroboscópio diferencial bidirecional dos dados (DQS_t, DQS_c)
- Transação síncrono dos dados da fonte alinhada ao estroboscópio diferencial bidirecional dos dados (DQS_t, DQS_c)
- Saídas de dados alinhadas à borda da operação LIDA do estroboscópio dos dados (DQS_t, DQS_c) quando
- As entradas de dados alinhadas ao centro do estroboscópio dos dados (DQS_t, DQS_c) quando ESCREVEREM a operação - As máscaras do DM redigem dados na borda de aumentação e de queda do estroboscópio dos dados
- RL programável (latência lida) e WL (escreva a latência)
- Comprimento estourado programável: 8
- O automóvel refresca e o auto refresca apoiado
- Todo o automóvel do banco para refrescar e pelo automóvel do banco refresca apoiado
- Auto TCSR (o auto compensado temperatura refresca)
- PASR (o auto parcial da disposição refresca) pela máscara do banco e pela máscara do segmento
- DS (força da movimentação)
- DPD (poder profundo para baixo)
- ZQ (calibração)
- ODT (na terminação do dado
