Microplaqueta de memória Flash W971GG6JB-18, chip de memória BGA84 de IC SDRAM DDR2 64Mx16
| Características |
| Tipo |
DDR2 SDRAM |
| Organização |
x16 |
| Velocidade |
1066 MT/s |
| Tensão |
1,8 V |
| Pacote |
WBGA-84 |
O W971GG6JB é um 1G os bocados DDR2 SDRAM, organizado como 8.388.608 bancos das palavras x 8 x 16 bocados. Este dispositivo consegue taxas de transferência de alta velocidade até 1066Mb/sec/pin (DDR2-1066) para várias aplicações. W971GG6JB é classificado nas seguintes peças da categoria: -18, -25, 25L, 25I, 25A, 25K e -3. As -18 peças da categoria são complacentes (6-6-6) à especificação DDR2-1066. As peças da categoria de -25/25L/25I/25A/25K são complacentes (5-5-5) à especificação DDR2-800 (as peças da categoria 25L são garantidas para apoiar IDD2P = 7 miliampères e IDD6 = 4 miliampères na temperatura comercial, as peças industriais da categoria 25I é garantido para apoiar o ≤ do ≤ TCASE de -40°C 95°C). As -3 peças da categoria são complacentes (5-5-5) à especificação DDR2-667.
A temperatura automotivo das peças da categoria, se oferecido, tem duas exigências simultâneas: a temperatura ambiental (Ta) que cerca o dispositivo não pode ser menos do que -40°C ou maior do que +95°C (para 25A), +105°C (para 25K), e a temperatura de caso (TCASE) não podem ser menos do que -40°C ou maior do que +95°C (para 25A), +105°C (para 25K). As especificações de JEDEC exigem refrescam a taxa para dobrar quando TCASE excede +85°C; isto igualmente exige o uso do auto de alta temperatura refrescar a opção. Adicionalmente, a resistência de ODT e a impedância do entrada/saída devem ser derated quando TCASE é < 0°C ou > +85°C.
Todas as entradas do controle e do endereço são sincronizadas com um par de pulsos de disparo diferenciais externamente fornecidos. As entradas são travadas no ponto transversal dos pulsos de disparo diferenciais (CLK que aumentam e NÃO CLK que cai). Todos os I/Os são sincronizados com um único DQS terminado ou um par diferencial de DQS- NÃO DQS em uma forma síncrono da fonte.
Característica:
Características
- Fonte de alimentação: VDD, VDDQ = ± 0,1 V DE 1,8 V
- Os dados dobro avaliam a arquitetura: duas transferências de dados pelo ciclo de pulso de disparo
- CAS Latency: 3, 4, 5, 6 e 7
- Comprimento da explosão: 4 e 8
- Os estroboscópios bidirecionais, diferenciais dos dados (DQS e NÃO DQS) são transmitidos/recebidos com dados
- Borda-alinhado com os dados lidos e centro-alinhou com redigem dados
- O DLL alinha transições de DQ e de DQS com o pulso de disparo
- Entradas de pulso de disparo diferencial (CLK e NÃO CLK)
- As máscaras dos dados (DM) para redigem dados
- Os comandos entraram em cada borda positiva de CLK, dados e a máscara dos dados é provida a ambas as bordas de DQS
- NÃO latência aditiva programável afixada de CAS apoiada para fazer a eficiência do ônibus do comando e de dados
- Latência lida = latência aditiva mais CAS Latency (RL = AL + CL)
- Ajuste da impedância do Fora-Microplaqueta-motorista (OCD) e Em-Dado-terminação (ODT) para a melhor qualidade de sinal
- a operação da Auto-pré-carga para leu e escreveu explosões
- O automóvel refresca e o auto refresca modos
- Poder pré-carregado para baixo e Ative Power para baixo
- Escreva a máscara dos dados
- Escreva a latência = a latência lida - 1 (WL = RL - 1)
- Relação: SSTL_18
- Empacotado na bola de WBGA 84 (² de 8X12.5 milímetro), usando materiais sem chumbo com o RoHS complacente
