Grupo de ChongMing (HK) Co. internacional, Ltd
CHONGMING GROUP (HK) INT'L CO., LTD.
Add to Cart
Transistor de poder DSP do Mosfet de TMS320F28335PTPQ, DSC Delfino Micrcntrlr
Características 1
1
Tecnologia estática de capacidade elevada do CMOS – até 150 megahertz (tempo de ciclo 6.67-ns)
– 1.9-V/1.8-V núcleo, projeto do I/O 3.3-V
Processador central de 32 bits de capacidade elevada (TMS320C28x)
– Unidade flutuante da único-precisão de IEEE 754
(FPU) (F2833x único)
– operações do MAC do × 32 de 16 × 16 e 32
– 16×16dualMAC
– Arquitetura do ônibus de Harvard
– Resposta e processamento rápidos da interrupção
– Modelo de programação unificado da memória
– Código-eficiente (em C/C++ e em conjunto)
controlador de acesso direto da memória do Seis-canal (para o CAD, o McBSP, o ePWM, o XINTF, e o SARAM)
relação externo de 16 bits ou de 32 bits (XINTF) – alcance do endereço do × 16 mais de 2M
memória da Em-microplaqueta
– F28335, F28333, F28235:
256K flash do × 16, 34K × 16 SARAM
– F28334, F28234:
128K flash do × 16, 34K × 16 SARAM
– F28332, F28232:
64K flash do × 16, 26K × 16 SARAM
– 1K×16OTPROM
ROM da bota (8K × 16)
– Com modos da bota do software (com SCI, SPI,
LATA, I2C, McBSP, XINTF, e I/O) paralelo
– Tabelas padrão da matemática
Controle do pulso de disparo e de sistema – oscilador da Em-microplaqueta
– Módulo do temporizador de cão de guarda
GPIO0 aos pinos GPIO63 pode ser conectado a uma das oito interrupções externos do núcleo
Bloco periférico da expansão da interrupção (TORTA) que apoia todas as 58 interrupções periféricas
chave/fechamento da segurança 128-bit
– Protege blocos de flash/OTP/RAM
– Impede a engenharia reversa dos firmware
1
• Periféricos aumentados do controle
– Até 18 saídas de PWM
– Até 6 saídas de HRPWM com o MEP de 150 picosegundos
definição
– Até 6 entradas da captação do evento
– Até 2 relações do codificador da quadratura
– Até 8 temporizadores de 32 bits
(6 para eCAPs e 2 para eQEPs)
– Até 9 temporizadores de 16 bits
(6 para ePWMs e 3 XINTCTRs) • Três temporizadores de 32 bits do processador central
• Periféricos da porta de série
– Até 2 módulos da LATA
– Até 3 módulos de SCI (UART)
– Até 2 módulos de McBSP (configuráveis como SPI) – um módulo de SPI
– Um ônibus Inter-integrado do circuito (I2C)
• 12 morderam CAD, 16 canais
– taxa de conversão de 80 ns
– 2 multiplexer da entrada do canal do × 8
– Amostra-e-posse dois
– Únicas/conversões simultâneas – internas ou referência externo
• Até 88 individualmente programáveis, multiplexaram os pinos de GPIO com filtração da entrada
• Apoio da varredura do limite de JTAG
– Teste do padrão do padrão 1149.1-1990 de IEEE
Porta de acesso e arquitetura da varredura do limite • Características avançadas da emulation
– Funções da análise e do ponto de ruptura
– Tempo real para eliminar erros usando o hardware • O apoio do desenvolvimento inclui
– Compilador/montador/linker do ANSI C/C++
– Compositor StudioTM IDE do código
– DSP/BIOSTM e SYS/BIOS
– Controlo do motor de Digitas e software digital do poder
bibliotecas
• Modos da baixa potência e economias do poder
– INATIVO, À ESPERA, os modos da PARADA apoiaram
– Desabilite pulsos de disparo periféricos individuais • Endianness: Pouco endian