
Add to Cart
TIPO DO PACOTE |
DENSIDADE |
NÚMERO DO PRODUTO |
MARCAÇÃO LATERAL SUPERIOR |
SN SOIC-8 150mil |
8M-bit |
W25Q80DVSNIG |
25Q80DVNIG |
SS SOIC-8 208mil |
8M-bit |
W25Q80DVSSIG |
25Q80DVSIG |
SV VSOP-8 150mil |
8M-bit |
W25Q80DVSVIG |
25Q80DVVIG |
ZP (1) WSON-8 6x5mm |
8M-bit |
W25Q80DVZPIG |
25Q80DVIG |
UX USON-8 2x3x0.6 (máximo) milímetro3 |
8M-bit |
W25Q80DVUXIE (3) |
8Nyww (4) 0Exxxx |
A Dinamarca PDIP-8 300mil |
8M-bit |
W25Q80DVDAIG |
25Q80DVAIG |
PERTO WLCSP-8 |
8M-bit |
W25Q80DVBYIG |
3CD (5) Xx |
A memória Flash de série de W25Q80DV (8M-bit) fornece uma solução do armazenamento para sistemas o espaço, os pinos e o poder limitados. A série 25Q oferece a flexibilidade e o desempenho bem além dos dispositivos instantâneos de série ordinários. São ideais para o código que sombreia a RAM, executando o código diretamente de duplo/quadrilátero SPI (XIP) e armazenando a voz, o texto e os dados. O dispositivo opera-se em um único 2.7V à fonte de alimentação 3.6V com consumo atual tão baixo como 1μA para o poder-para baixo. Todos os dispositivos são oferecidos em pacotes da espaço-economia.
A disposição de W25Q80DV é organizada em 4.096 páginas programáveis de 256 bytes cada um. Até 256 bytes podem ser programados em um momento. As páginas podem ser apagadas nos grupos de 16 (o setor 4KB apaga), nos grupos de 128 (o bloco 32KB apaga), nos grupos de 256 (o bloco 64KB apaga) ou na microplaqueta inteira (a microplaqueta apaga). O W25Q80DV tem 256 setores apagáveis e 16 blocos apagáveis respectivamente. Os setores 4KB pequenos permitem a maior flexibilidade nas aplicações que exigem o armazenamento dos dados e do parâmetro.
O W25Q80DV apoia a relação periférica de série padrão (SPI), e um elevado desempenho saída dupla/quadrilátero assim como I/O SPI duplo/quadrilátero: Pulso de disparo de série, Chip Select, dados de série I/O0 (DI), I/O1 (FAÇA), I/O2 (/WP), e I/O3 (/HOLD). As frequências de pulso de disparo de SPI até de 104MHz são apoiadas permitindo taxas de pulso de disparo equivalentes de 208MHz (104MHz x 2) para I/O duplo e 416MHz (104MHz x 4) para o I/O do quadrilátero ao usar as instruções lidas rápidas duplas/do quadrilátero I/O. Estas taxas de transferência podem outperform 8 assíncronos padrão e memórias Flash paralelas de 16 bits. Um pino da posse, escreve - para proteger o pino e programável escreva a proteção, com parte superior, parte inferior ou o controle da disposição do complemento, fornece uma flexibilidade mais adicional do controle. Adicionalmente, o dispositivo apoia a identificação padrão do fabricante e de dispositivo de JEDEC com um número de série original 64-bit.
PIN NÃO. |
NOME DE PIN |
I/O |
FUNÇÃO |
1 |
/CS |
Mim |
Chip Select Input |
2 |
FAÇA (IO1) |
I/O |
Saída de dados (entrada/saída 1) dos dados *1 |
3 |
/WP (IO2) |
I/O |
Escreva - para proteger entrado (entrada/saída 2 dos dados) *2 |
4 |
Terra |
Terra |
|
5 |
DI (IO0) |
I/O |
Dados entrados (entrada/saída 0 dos dados) *1 |
6 |
CLK |
Mim |
Entrada de pulso de disparo de série |
7 |
/HOLD (IO3) |
I/O |
Posse entrada (entrada/saída 3 dos dados) *2 |
8 |
VCC |
Fonte de alimentação |