XC4VSX55-10FFG1148I circuito integrado eletrônico Plataforma Flash Configuração programável no sistema PROMS

Visão geral da família Virtex-4

Descrição geral

A família Virtex-4™ é a mais nova geração de FPGA da Xilinx.O inovador bloco modular de silício avançado ou arquitetura baseada em coluna ASMBL™ é único na indústria de lógica programável.Os FPGAs Virtex-4 contêm três famílias (plataformas): LX, FX e SX.Combinações de opções e recursos são oferecidas para todas as aplicações complexas.Uma ampla variedade de blocos centrais de IP rígido completa a solução do sistema.Esses núcleos incluem os processadores PowerPC™ (com uma nova interface APU), MACs Ethernet Tri-Mode, transceptores seriais de 622 Mb/s a 11,1 Gb/s, blocos de monitoramento do sistema de tensão/temperatura, fatias DSP dedicadas, circuitos de gerenciamento de relógio de alta velocidade e blocos de interface síncronos de origem.Os blocos de construção básicos Virtex-4 são um aprimoramento daqueles encontrados nas famílias de produtos populares baseadas em Virtex: Virtex, Virtex-E, Virtex-II, Virtex-II Pro e Virtex-II Pro X, permitindo compatibilidade ascendente de projetos existentes .Os dispositivos Virtex-4 são produzidos em um processo de cobre de 90 nm de última geração, usando tecnologia de wafer de 300 mm (12 polegadas).Combinando uma ampla variedade de recursos flexíveis, a família Virtex-4 aprimora os recursos de design de lógica programável e é uma alternativa poderosa à tecnologia ASIC.

Tecnologia SelectIO

• Até 960 I/Os de usuário

• Ampla seleção de padrões de E/S de 1,5 V a 3,3 V

• Desempenho extremamente alto

- 600 Mb/s HSTL & SSTL (em todas as E/S de terminação única)

- LVDS de 1 Gb/s (em todos os pares diferenciais de E/S)

• Terminação diferencial verdadeira

• E/S selecionadas de baixa capacitância para melhorar a integridade do sinal

• Mesma captura de borda nas E/Ss de entrada e saída

• Suporte de interface de memória para SDRAM DDR e DDR-2, QDR-II, RLDRAM-II e FCRAM-II

Tecnologia ChipSync

• Integrado com a tecnologia SelectIO para simplificar as interfaces síncronas de origem

• Capacidade de correção por bit incorporada em todos os blocos de E/S (linha de atraso de entrada variável)

• E/S dedicada e recursos de clock regional (pin e árvores)

• Lógica do serializador/desserializador de dados integrado em todos os divisores de E/S e relógio

• Interfaces de memória/rede/telecomunicações de até 1 Gb/s+

LISTA DE AÇÕES