Grupo de ChongMing (HK) Co. internacional, Ltd

CHONGMING GROUP (HK) INT'L CO., LTD.

Manufacturer from China
Dos Estados-activa
3 Anos
Casa / Produtos / Flash Memory IC Chip /

Circuito Interno Programador IC SST25VF064C-80-4I-Q2AE-T 64 Mbit SPI Serial

Contate
Grupo de ChongMing (HK) Co. internacional, Ltd
Cidade:shenzhen
País / Região:china
Pessoa de contato:MsDoris Guo
Contate

Circuito Interno Programador IC SST25VF064C-80-4I-Q2AE-T 64 Mbit SPI Serial

Pergunte o preço mais recente
Number modelo :SST25VF064C-80-4I-Q2AE-T
Lugar de origem :Taiwan
Quantidade de ordem mínima :100pcs
Termos do pagamento :T/T, Western Union, Paypal
Capacidade da fonte :6000pcs
Prazo de entrega :1 dia
Detalhes de empacotamento :Contacte-me por favor para detalhes
Descrição :FLASH 64MBIT SPI/DUAL 8WSON DE IC
Expedição :DHL, Fedex, TNT, EMS, UPS
Linha principal :CI, módulo, transistor, diodos, capacitor, resistor etc.
Temperatura industrial :-40°C a +85°C
Temperatura comercial :0°C a +70°C
Bloco da fábrica :2000pcs/reel
Pacote :WSON-8
more
Contate

Add to Cart

Encontre vídeos semelhantes
Ver descrição do produto

Circuito Interno Programador IC SST25VF064C-80-4I-Q2AE-T 64 Mbit SPI Serial

SST25VF064C-80-4I-Q2AE-TFlash de E/S dupla serial SPI de 64 Mbits

CARACTERÍSTICAS:

• Operações de leitura e gravação de voltagem única - 2,7-3,6V

• Arquitetura da Interface Serial

- Compatível com SPI: Modo 0 e Modo 3

• Suporte de entrada/saída dupla

– Instrução de saída dupla de leitura rápida

- Instrução de E/S dupla de leitura rápida

• Frequência de relógio de alta velocidade

– 80 MHz para leitura em alta velocidade (0BH)

– 75 MHz para saída dupla de leitura rápida (3BH)

– 50 MHz para E/S dupla de leitura rápida (BBH)

– 33 MHz para instrução de leitura (03H)

• Confiabilidade Superior

- Resistência: 100.000 ciclos (típico)

– Mais de 100 anos de retenção de dados

• Baixo consumo de energia

– Corrente de leitura ativa: 12 mA (típico @ 80 MHz) para leitura de bit único)

– Corrente de leitura ativa: 14 mA (típico @ 75MHz) para área de bit duplo

d)

– Corrente de espera: 5 µA (típico)

• Capacidade de apagamento flexível

– Setores uniformes de 4 KBytes

– Blocos de sobreposição uniformes de 32 KBytes

– Blocos de sobreposição uniformes de 64 KBytes

• Apagamento rápido – tempo de apagamento do chip: 35 ms (típico)

– Tempo de apagamento de setor/bloco: 18 ms (típico)

• Programa de página – 256 Bytes por página

- Suporte de entrada simples e dupla

– Tempo de programa de página rápido em 1,5 ms (típico)

• Detecção de fim de gravação

– Software pesquisando o bit BUSY no Registro de Status

• Proteção contra gravação (WP#)

– Habilita/Desabilita a função Lock-Down do registrador de status

• Proteção contra gravação de software

– Proteção de gravação por meio de bits de proteção de bloco no registrador de status

• ID de segurança

– One-Time Programmable (OTP) 256 bit, Secure ID

- Identificador pré-programado de fábrica exclusivo de 64 bits

- 192 bits programável pelo usuário

• Faixa de temperatura

– Comercial = 0°C a +70°C

– Industrial: -40°C a +85°C

• Pacotes disponíveis

– SOIC de 16 derivações (300 mils)

– WSON de 8 contatos (6 mm x 8 mm)

– SOIC de 8 derivações (200 mils)

• Todos os dispositivos são compatíveis com RoHS

DESCRIÇÃO DO PRODUTO ORGANIZAÇÃO DA MEMÓRIA OPERAÇÃO DO DISPOSITIVO
A família Serial Flash da série SST 25 apresenta uma interface compatível com SPI de quatro fios que permite um pacote de baixa contagem de pinos que ocupa menos espaço na placa e, em última análise, reduz os custos totais do sistema.SST25VF064C A memória flash serial SPI é fabricada com a tecnologia CMOS SuperFlash de alto desempenho, proprietária da SST.O design da célula de porta dividida e o injetor de tunelamento de óxido espesso obtêm melhor confiabilidade e capacidade de fabricação em comparação com abordagens alternativas. A matriz de memória SST25VF064C SuperFlash é organizada em setores apagáveis ​​uniformes de 4 KBytes com blocos de sobreposição de 32 KByte e blocos apagáveis ​​de sobreposição de 64 KByte. O SST25VF064C é acessado através do protocolo compatível com o barramento SPI (Serial Peripheral Interface).O barramento SPI consiste em quatro linhas de controle;Chip Enable (CE#) é usado para selecionar o dispositivo, e os dados são acessados ​​através da entrada de dados seriais (SI), saída de dados seriais (SO) e relógio serial (SCK).


Inquiry Cart 0