Chip de circuito integrado AT28C256-15PU 256K (32K x 8) EEPROM paralelo paginado

AT28C256-15PU Chip Integrado 256K (32K x 8) EEPROM Paralelo Paginado

Características

Tempo de acesso de leitura rápida - 150 ns

Operação automática de gravação de página – Endereço interno e travas de dados para 64 bytes – Temporizador de controle interno

Tempos de ciclo de gravação rápidos – Tempo de ciclo de gravação de página: 3 ms ou 10 ms no máximo – Operação de gravação de página de 1 a 64 bytes

Dissipação de baixa potência – 50 mA de corrente ativa – 200 µA de corrente de espera CMOS

Proteção de dados de hardware e software

Pesquisa de DADOS para Detecção de Final de Gravação

Tecnologia CMOS de alta confiabilidade – Resistência: 104 ou 105 ciclos – Retenção de dados: 10 anos

Alimentação única de 5V ± 10%

Entradas e saídas compatíveis com CMOS e TTL

Pinagem de byte aprovada por JEDEC

Faixas completas de temperatura militar e industrial

Opção de Embalagem Verde (Sem Pb/Haleto)

1. Descrição

O AT28C256 é uma memória somente leitura programável e apagável eletricamente de alto desempenho.Seus 256K de memória são organizados em 32.768 palavras por 8 bits.Fabricado com a avançada tecnologia CMOS não volátil da Atmel, o dispositivo oferece tempos de acesso de até 150 ns com dissipação de energia de apenas 440 mW.Quando o dispositivo é desmarcado, a corrente de espera do CMOS é inferior a 200 µA.O AT28C256 é acessado como uma RAM estática para o ciclo de leitura ou gravação sem a necessidade de componentes externos.O dispositivo contém um registrador de página de 64 bytes para permitir a escrita de até 64 bytes simultaneamente.Durante um ciclo de gravação, os endereços e 1 a 64 bytes de dados são travados internamente, liberando o endereço e o barramento de dados para outras operações.Após o início de um ciclo de gravação, o dispositivo gravará automaticamente os dados bloqueados usando um temporizador de controle interno.O fim de um ciclo de gravação pode ser detectado pelo DATA Polling de I/O7.Uma vez detectado o fim de um ciclo de gravação, um novo acesso para uma leitura ou gravação pode começar.O AT28C256 da Atmel possui recursos adicionais para garantir alta qualidade e capacidade de fabricação.O dispositivo utiliza correção de erro interno para resistência estendida e características de retenção de dados aprimoradas.Um mecanismo opcional de proteção de dados de software está disponível para proteção contra gravações inadvertidas.O dispositivo também inclui 64 bytes extras de EEPROM para identificação ou rastreamento do dispositivo.

2. Configurações de pinos

4. Operação do dispositivo

4.1 Leia

O AT28C256 é acessado como uma RAM estática.Quando CE e OE são baixos e WE é alto, os dados armazenados no local da memória determinado pelos pinos de endereço são declarados nas saídas.As saídas são colocadas no estado de alta impedância quando CE ou OE é alto.Este controle de linha dupla dá aos projetistas flexibilidade na prevenção de contenção de barramento em seu sistema.

4.2 Gravação de bytes

Um pulso baixo na entrada WE ou CE com CE ou WE baixo (respectivamente) e OE alto inicia um ciclo de gravação.O endereço é travado na borda descendente de CE ou WE, o que ocorrer por último.Os dados são travados pela primeira borda de subida de CE ou WE.Uma vez iniciada a gravação de um byte, ela será automaticamente cronometrada até a conclusão.Uma vez que uma operação de programação tenha sido iniciada e pela duração de tWC, uma operação de leitura será efetivamente uma operação de polling.

4.3 Gravação de página

A operação de gravação de página do AT28C256 permite que 1 a 64 bytes de dados sejam gravados no dispositivo durante um único período de programação interna.Uma operação de gravação de página é iniciada da mesma maneira que uma gravação de byte;o primeiro byte escrito pode então ser seguido por 1 a 63 bytes adicionais.Cada byte sucessivo deve ser escrito dentro de 150 µs (tBLC) do byte anterior.Se o limite tBLC for excedido, o AT28C256 deixará de aceitar dados e iniciará a operação de programação interna.Todos os bytes durante uma operação de gravação de página devem residir na mesma página conforme definido pelo estado das entradas A6 - A14.Para cada transição de alto para baixo de WE durante a operação de gravação de página, A6 - A14 deve ser o mesmo.As entradas A0 a A5 são usadas para especificar quais bytes dentro da página devem ser escritos.Os bytes podem ser carregados em qualquer ordem e podem ser alterados dentro do mesmo período de carregamento.Somente os bytes especificados para gravação serão gravados;o ciclo desnecessário de outros bytes dentro da página não ocorre.

4.4 Pesquisa de DADOS

O AT28C256 possui DATA Polling para indicar o final de um ciclo de gravação.Durante um ciclo de escrita de byte ou página, uma tentativa de leitura do último byte escrito resultará no complemento dos dados escritos a serem apresentados no I/O7.Após a conclusão do ciclo de gravação, os dados verdadeiros são válidos em todas as saídas e o próximo ciclo de gravação pode começar.A pesquisa de dados pode começar a qualquer momento durante o ciclo de gravação

4.5 Bit de alternância

Além do DATA Polling, o AT28C256 fornece outro método para determinar o final de um ciclo de gravação.Durante a operação de gravação, tentativas sucessivas de ler dados do dispositivo resultarão na alternância de I/O6 entre um e zero.Depois que a gravação for concluída, o I/O6 parará de alternar e os dados válidos serão lidos.A leitura do bit de alternância pode começar a qualquer momento durante o ciclo de gravação.

4.6 Proteção de Dados

Se não forem tomadas precauções, poderão ocorrer gravações inadvertidas durante as transições da fonte de alimentação do sistema host.A Atmel incorporou recursos de hardware e software que protegerão a memória contra gravações acidentais.

4.6.1 Proteção de Hardware

Os recursos de hardware protegem contra gravações acidentais no AT28C256 das seguintes maneiras: (a) detecção de VCC – se VCC estiver abaixo de 3,8 V (típico), a função de gravação é inibida;(b) Atraso de inicialização do VCC – uma vez que o VCC tenha atingido 3,8 V, o dispositivo automaticamente atingirá o tempo limite de 5 ms (típico) antes de permitir uma gravação;(c) inibição de gravação – manter qualquer um de OE baixo, CE alto ou WE alto inibe os ciclos de gravação;e (d) filtro de ruído – pulsos de menos de 15 ns (típico) nas entradas WE ou CE não iniciarão um ciclo de gravação.

4.6.2 Proteção de dados de software

Um recurso de proteção de dados controlado por software foi implementado no AT28C256.Quando habilitada, a proteção de dados de software (SDP) impedirá gravações inadvertidas.O recurso SDP pode ser habilitado ou desabilitado pelo usuário;o AT28C256 é fornecido pela Atmel com o SDP desativado.

O SDP é habilitado pelo sistema host emitindo uma série de três comandos de gravação;três bytes específicos de dados são gravados em três endereços específicos (consulte o algoritmo “Proteção de dados de software”).Depois de escrever a sequência de comando de 3 bytes e depois de tWC, todo o AT28C256 será protegido contra operações de gravação inadvertida.Deve-se observar que, uma vez protegido, o host ainda pode executar uma gravação de byte ou página no AT28C256.Isso é feito precedendo os dados a serem gravados pela mesma sequência de comandos de 3 bytes usada para habilitar o SDP.

Depois de definido, o SDP permanecerá ativo, a menos que a sequência de comando de desativação seja emitida.As transições de energia não desativam o SDP e o SDP protegerá o AT28C256 durante as condições de inicialização e desligamento.Todas as sequências de comando devem estar em conformidade com as especificações de tempo de gravação da página.Os dados nas sequências de comandos de ativação e desativação não são gravados no dispositivo e os endereços de memória usados ​​na sequência podem ser gravados com dados em uma operação de gravação de página ou byte.

Depois de definir o SDP, qualquer tentativa de gravar no dispositivo sem a sequência de comandos de 3 bytes iniciará os temporizadores de gravação internos.Nenhum dado será gravado no dispositivo;no entanto, durante o tWC, as operações de leitura serão efetivamente operações de pesquisa.4.7 Identificação do dispositivo Um extra de 64 bytes de memória EEPROM está disponível para o usuário identificar o dispositivo.Aumentando A9 para 12V ± 0,5V e usando as localizações de endereço 7FC0H a 7FFFH, os bytes adicionais podem ser escritos ou lidos da mesma maneira que a matriz de memória regular.

4.8 Modo de Apagamento de Chip Opcional

Todo o dispositivo pode ser apagado usando um código de software de 6 bytes.Consulte a nota de aplicação “Software Chip Erase” para obter detalhes

Oferta de venda quente!!!