MT46V8M16TG-6T IT:D TR Original Circuito Integrado Chip de Circuito Integrado DUPLA TAXA DE DADOS DDR SDRAM

SDRAM DE TAXA DUPLA DE DADOS (DDR)

CARACTERÍSTICAS

• Clock de 167 MHz, taxa de dados de 333 Mb/s/p

• VDD = +2,5V ±0,2V, VDDQ = +2,5V ±0,2V

• Estroboscópio de dados bidirecional (DQS) transmitido/recebido com dados, ou seja, captura de dados síncrona de origem (x16 tem dois - um por byte)

• Arquitetura interna de taxa dupla de dados (DDR) em pipeline;dois acessos de dados por ciclo de clock

• Entradas de clock diferencial (CK e CK#)

• Comandos inseridos em cada borda CK positiva

• DQS alinhado com dados para READs;centralizado com dados para WRITEs

• DLL para alinhar as transições DQ e DQS com CK

• Quatro bancos internos para operação simultânea

• Máscara de dados (DM) para mascarar dados de gravação (x16 tem dois - um por byte)

• Comprimentos de rajada programáveis: 2, 4 ou 8

• Opção de pré-carga automática simultânea suportada

• Modos de atualização automática e atualização automática

• Pacote FBGA disponível

• 2.5VI/O (compatível com SSTL_2)

• Bloqueio t RAS (t RAP = t RCD)

• Retrocompatível com DDR200 e DDR266

OPÇÕES NÚMERO DA PEÇA

• Configuração

32 Meg x 4 (8 Meg x 4 x 4 bancos) 32M4

16 Meg x 8 (4 Meg x 8 x 4 bancos) 16M8

8 Meg x 16 (2 Meg x 16 x 4 bancos) 8M16

• Embalagem Plástica

TSOP de 66 pinos (OCPL) TG

60 bolas FBGA (16x9mm) FJ

• Temporização - Tempo de Ciclo

6ns @ CL = 2,5 (DDR333B–FBGA)¹-6

6ns @ CL = 2,5 (DDR333B–TSOP)¹-6T

7,5ns @ CL = 2 (DDR266A)²-75Z

• Atualização automática

Padrão nenhum

NOTA: 1. Suporta módulos PC2700 com temporização 2.5-3-3

2. Suporta módulos PC2100 com temporização 2-3-3

COMPATIBILIDADE DDR333

O DDR333 atende ou supera todos os requisitos de temporização do DDR266, garantindo assim compatibilidade total com os designs DDR atuais.Além disso, esses dispositivos suportam pré-carga automática simultânea e bloqueio de t RAS para melhor desempenho de temporização.O dispositivo DDR333 de 128Mb suportará um intervalo médio de atualização periódica (t REFI) de 15,6 µs.

O pacote TSOP padrão de 66 pinos é oferecido para aplicações ponto a ponto em que o pacote FBGA é destinado a sistemas multidrop.

A folha de dados Micron 128Mb fornece especificações completas e funcionalidade, a menos que especificado aqui.

DIMENSÃO DO PACOTE DE 60 BOLAS FBGA

MARCAÇÃO DE EMBALAGEM FBGA

Devido ao tamanho físico da embalagem FBGA, o número completo da peça do pedido não está impresso na embalagem.Em vez disso, o seguinte código de pacote é utilizado.

A marca superior contém cinco campos 12345

• Campo 1 (Família de Produtos)

DRAM D

DRAM - ES Z

• Campo 2 (Tipo de Produto)

2,5 volts, DDR SDRAM, 60 bolas L

• Campo 3 (largura)

dispositivos x4 B

x8 dispositivos C

x16 dispositivos D

• Campo 4 (Densidade/Tamanho)

128MbF

• Arquivado 5 (Grau de Velocidade)

-6J

-75Z P

-75 F

-8 C

DIMENSÃO DO PACOTE TSOP DE 66 PINOS ATRIBUIÇÃO DE PIN DO PACOTE TSOP DE 66 PINOS