Gestão do poder de IC da gestão do trajeto do poder de LP2996AMRE/NOPB especializada - regulador da terminação de PMIC RDA

Gestão do poder de IC da gestão do trajeto do poder de LP2996AMRE/NOPB especializada - regulador da terminação de PMIC RDA

Características 1

• 1.35V VDDQ mínimo

• Fonte e corrente do dissipador

• Baixo offset da tensão da saída

• Nenhum resistor externo exigiu

• Topologia linear

• Suspenda à funcionalidade do Ram (ESTREPTOCOCO)

• Baixa contagem componente externo

• Parada programada térmica

• LP2998/8Q recomendou para -40°C a 125°C

2 aplicações

• Tensão da terminação de DDR1, de DDR2, de DDR3, e de DDR3L

• FPGA

• PC industrial/médico

• Terminação SSTL-2 e SSTL-3

• Terminação de HSTL

O regulador linear de LP2996A é projetado encontrar as especificações de JEDEC SSTL-2 para a terminação de RDA SDRAM. O dispositivo igualmente apoia terminação do ônibus de DDR2, de DDR3 e de DDR3L VTT com minuto de VDDQ de 1.35V. O dispositivo contém um amplificador operacional de alta velocidade para fornecer a resposta excelente para carregar transeuntes. A fase da saída impede o tiro através ao entregar picos atuais 1.5A e transientes contínuos até 3A no pedido como necessário para a terminação de DDR-SDRAM. O LP2996A igualmente incorpora um pino de VSENSE para fornecer o regulamento superior da carga e uma saída de VREF como uma referência para o chipset e o DIMMs.

Uma característica adicional encontrada no LP2996A é um baixo pino ativo da parada programada (SD) que forneça suspenda à funcionalidade de RAM (ESTREPTOCOCO). Quando o SD é baixo puxado a saída de VTT tri estado que fornece uma saída alta da impedância, mas, VREF permanecerá ativo. Uma vantagem das economias do poder pode ser obtida neste modo através de uma mais baixa corrente quieta.

Informação do dispositivo