Conversores analógicos-numéricos de IC CAD do conversor de dados de ADS41B49IRGZR - o CAD 14B 250MSPS protegeu a baixa potência CAD

Conversores analógicos-numéricos de IC CAD do conversor de dados de ADS41B49IRGZR - o CAD 14B 250MSPS protegeu a baixa potência CAD

Características 1

• ADS41B49: 14-Bit, 250 MSPS ADS41B29: 12-Bit, 250 MSPS

• Amortecedor entrado análogo integrado da Alto-impedância:

  • – Capacidade entrada: 2 PF

  • – resistência 200-MHz entrada: kΩ 3

• Taxa máxima da amostra: 250 MSPS

• Poder Ultralow:

  • – poder 1.8-V análogo: 180 mW

  • – poder do amortecedor 3.3-V: 96 mW

  • – Poder do I/O: 135 mW (RDA LVDS)

• Desempenho dinâmico alto:

  • – SNR: dBFS 69 em 170 megahertz

  • – SFDR: dBc 82,5 em 170 megahertz

• Relação da saída:

  • – Taxa de dados dobro (RDA) LVDS com balanço e força programáveis:

    • – Balanço padrão: 350 milivolt

    • – Baixo balanço: 200 milivolt

    • – Força do defeito: terminação 100-Ω

    • – força 2x: terminação 50-Ω

  • – a relação paralela de 1.8-V CMOS igualmente apoiou

• Ganho programável para SNR, trocas de SFDR

• A C.C. deslocou a correção

• Amplitude entrada do pulso de disparo dos apoios baixa

• Pacote: VQFN-48 (7 milímetros de × 7 milímetros)

2 aplicações

• Linearização do amplificador de potência

• Rádio definido software

• Infraestrutura de comunicações sem fio

Descrição 3

Os ADS41Bx9 são membros da família do conversor analógico-numérico do ultralow-poder ADS4xxx (CAD), caracterizando amortecedores de entrada análoga integrados. Estes dispositivos usam técnicas de projeto inovativas para conseguir o desempenho dinâmico alto, e consomem extremamente - a baixa potência. Os pinos da entrada análoga têm amortecedores, com benefícios da impedância constante do desempenho e da entrada através de uma escala de frequência larga. Os dispositivos bem-são seridos para o multi-portador, aplicações de comunicações largas da largura de banda tais como a linearização do PA.

Os ADS41Bx9 têm características tais como a correção digital do ganho e do offset. A opção do ganho pode ser usada para melhorar o desempenho de SFDR em umas mais baixas escalas completas da entrada, especialmente em frequências altas da entrada. A C.C. integrada deslocou o laço da correção pode ser usada para calcular e cancelar o offset do CAD. Em umas mais baixas taxas de preparação de amostras, o CAD opera-se automaticamente no poder reduzido proporcionalmente sem a perda no desempenho.

Os dispositivos apoiam relações diferenciais de baixa voltagem dobro da saída digital do CMOS da sinalização (LVDS) e da paralela da taxa de ambos os dados (RDA). A baixa taxa de dados da relação da RDA LVDS (máximo 500 MBPS) faz usando a disposição de porta campo-programável barata (FPGA) - receptores baseados possíveis. Os dispositivos têm um modo do baixo-balanço LVDS que possa ser usado para reduzir mais o consumo de potência. A força dos amortecedores de saída de LVDS pode igualmente ser aumentada para apoiar a terminação 50-Ω diferencial.

Informação do dispositivo