A exposição UART de DS90UB914QSQ/NOPB conecta IC 10/12 de diferencial mordido da relação III SER/DES de FPD único

FPD-relação III SER/DES de IC 10/12-Bit da relação da exposição de IC da relação de DS90UB914QSQ/NOPB UART

Características 1

• 10-MHz a 100-MHz entrou o apoio do pulso de disparo do pixel

• Única interconexão diferencial dos pares

• Carga útil programável dos dados:

  • – carga útil mordida 10 até 100 megahertz

  • – carga útil de 12 bocados até 75 megahertz

• Canal de relação bidirecional do controle da baixa latência contínua com apoio de I2C em 400 quilohertz

• Multiplexer do 2:1 a escolher entre dois tonalizadores entrados

• O pulso de disparo encaixado com a codificação C.C.-equilibrada a apoiar C.A.-acoplado interconecta

• Capaz de conduzir até 25 medidores de twisted pair protegido

• Receba o equalizador adapta-se automaticamente para mudanças na perda do cabo

• Quatro dedicaram os pinos de uso geral do entrada/saída (GPIO) disponíveis no Serializer e no Deserializer

• Saída do FECHAMENTO que relata a característica do Pin e do diagnóstico de AT-SPEED BIST para validar a integridade da relação

• entradas 1.8-V, 2.8-V ou 3.3-V paralelas compatíveis no Serializer

• Única fonte de alimentação em 1,8 V

• ISO 10605 e IEC 61000-4-2 ESD complacente

• Produto da Automotivo-categoria: AEC-Q100 classificam 2 qualificados

• Variação da temperatura −40°C a +105°C

• Pegada pequena do Serializer (5 milímetros de × 5 milímetros)

• Mitigação de EMI/EMC no Deserializer

2 aplicações

• Câmera da parte dianteira ou da Traseiro-vista para a mitigação da colisão

• Cerque a vista para o auxílio de estacionamento

Descrição 3

O chipset DS90UB91xQ-Q1 oferece uma relação da FPD-relação III com um canal dianteiro de alta velocidade e um canal de controle bidirecional para a transmissão de dados sobre um único par diferencial. Os chipset DS90UB91xQ-Q1 incorporam a sinalização diferencial no canal dianteiro de alta velocidade e em trajetos de dados bidirecionais do canal de controle. O par do serializer e do deserializer é visado para conexões entre tonalizadores e processadores do vídeo em uma unidade de controle eletrônica (ECU). Este chipset é serido idealmente conduzindo os dados video que exigem até 12 profundidades mordidas do pixel mais dois sinais de sincronização junto com o ônibus bidirecional do canal de controle.

Há um multiplexer no deserializer a escolher entre dois tonalizadores da entrada. O deserializer pode ter somente um tonalizador ativo da entrada. Os conversos video preliminares 10 do transporte - e 12 dados mordidos sobre um único córrego de série de alta velocidade, junto com um transporte bidirecional do canal de controle da baixa latência separada que aceite a informação de controle de um porto de I2C e seja independente do período anulando video.

Informação do dispositivo