Circuito integrado programável RF IC AD9361BBCZ do transceptor ágil

AD9361BBCZ integrou o transceptor ágil IC programável da radiofrequência (RF)

Descrição

O AD9361 é um elevado desempenho, umas aplicações altamente integradas da radiofrequência (RF) Transceiver™ ágil projetado para o uso em 3G e da estação base 4G. Seus programmability e capacidade wideband fazem ideal para uma escala larga de aplicações do transceptor. O dispositivo combina uma parte frontal do RF com uma seção flexível da banda de base do sinai ambíguo e uns sintetizadores integrados da frequência, simplificando projeto-em fornecer uma relação digital configurável a um processador. AD9361 o receptor LO opera-se de 70 megahertz a 6,0 gigahertz e o transmissor LO opera-se de 47 megahertz a 6,0 gigahertz da escala, cobrindo as faixas as mais licenciadas e as mais não autorizadas. As larguras de banda do canal de menos de 200 quilohertz a 56 megahertz são apoiadas.

Os dois receptores independentes da conversão direta têm a figura de ruído e linearidades avançadas. Cada um recebe o subsistema (RX) inclui o controle automático de ganho independente (AGC), C.C. deslocou a correção, a correção da quadratura, e a filtração digital, eliminando desse modo a necessidade para estas funções na banda de base digital. O AD9361 igualmente tem os modos manuais flexíveis do ganho que podem externamente ser controlados. Dois conversores analógicos-numéricos do alcance dinâmico alto (CAD) pelo canal para digitar recebido sinais mim e de Q e para passá-los através dos filtros configuráveis da dizimação e de 128 filtros finitos da resposta de impulso da torneira (ABETO) para produzir um sinal de saída de 12 bocados na taxa apropriada da amostra.

Os transmissores usam uma arquitetura da conversão direta que consiga a precisão alta da modulação com ruído ultralow. Este projeto do transmissor produz um melhor na magnitude do vetor do erro da classe TX (EVM) de <>

Todos os laços fase-fechados inteiramente integrados (PLLs) fornecem a síntese fracionária-n da frequência da baixa potência para para receber e transmitir os canais. O isolamento do canal, exigido por sistemas do duplex da divisão da frequência (FDD), é integrado no projeto. Todos os componentes do filtro de VCO e de laço são integrados.

O núcleo do AD9361 pode ser posto diretamente de um regulador de 1,3 V. IC é controlado através de uma porta de série padrão de 4 fios e de quatro pinos do controle de entrada/saída do tempo real. Os modos detalhados do poder-para baixo são incluídos para minimizar o consumo de potência durante o uso normal. O AD9361 é empacotado em um × de 10 milímetros 10 milímetros, disposição da grade da bola do pacote da escala da microplaqueta de 144 bolas (CSP_BGA).