Microcontrolador eletrônico de Motorola MPC500 RISC do circuito integrado MPC562MZP56

MPC561/MPC562/MPC563/MPC564 RISC MCU que inclui Pin Multiplexing periférico com opções da compressão do flash e de código

Características

Os MPC561/MPC562/MPC563/MPC564 são membros da família do microcontrolador de Motorola MPC500 RISC. Segundo as indicações do diagrama de bloco, são compostos de:

• Sistema do processador central do elevado desempenho

— Núcleo do elevado desempenho

• Único núcleo do inteiro da edição

• Compatível com arquitetura de grupo de instrução de PowerPC

• Modelo preciso da exceção

• Vírgula flutuante

• Apoio do desenvolvimento de sistema extensivo

— watchpoints e pontos de ruptura da Em-microplaqueta

— Seguimento do fluxo de programa

— O fundo elimina erros do modo (BDM)

— A classe 3 do nexo 5001-1999 de IEEE-ISTO elimina erros da relação

— Relação de sistema MPC500 (USIU, BBC, L2U)

— Projeto inteiramente estático

— Quatro modos principais da economia de poder

• Sobre, aplane, sono, profundo-sono e poder-para baixo

— 32-Kbyte RAM estático (CALRAM)

— flash 512-Kbyte (UC3F) em MPC563/MPC564

— Apoio de uso geral do I/O

• Em 32) pinos do endereço (24) e dos dados (

• 16 GPIO em MIOS14

• Muitos pinos periféricos podem ser usados como GPIO quando não usados como funções preliminares

• saídas 2.6-V nos pinos externos do ônibus

• Módulo do PPM (pino periférico que multiplexa com motorista paralelo-à-de série)

• Disponível no pacote ou para morrer

— Empacotamento plástico da disposição da grade da bola (PBGA)

Detalhes da característica chave

Relação de sistema MPC500 (USIU)

• Configuração de sistema e características de proteção:

— temporizador da Periódico-interrupção

— Monitor do ônibus

— Temporizador de cão de guarda do software

— Pulso de disparo de tempo real (RTC)

— Decrementer

— Base de tempo

• Sintetizador do pulso de disparo

• Gestão do poder

• Controlador da restauração

• A relação de ônibus externo que tolera as entradas 5-V, fornece as saídas 2.6-V e os apoios

projetos do múltiplo-mestre

• Controlador de interrupção aumentado que apoia até oito interrupções externos e 40 internas,

simplifica a estrutura de interrupção e as diminuições interrompem o tempo de processamento

• USIU apoia o mapeamento duplo para traçar uma parte de uma memória interno/externo a uma outra memória externo

• USIU apoia o mapeamento duplo do flash em MPC563 e em MPC564 para mover a parte da memória Flash interna

ao ônibus externo para o desenvolvimento

• Ônibus externo, explosão de apoio do não-wraparound para esforços de instrução, com até 8 instruções

pelo ciclo de memória

Módulo do controlador do amortecedor da explosão (BBC)

• Apoio para o controlador de interrupção aumentado (EIC)

• Apoio para a característica aumentada do internamento da tabela da exceção

• Amortecedor do alvo do ramo

• Contém 2-Kbytes da descompressão RAM (DECRAM) para a compressão de código.

Este RAM puder igualmente ser usado como RAM de uso geral quando característica da compressão de código não usada.

Unidade flexível da proteção de memória

• Unidades flexíveis da proteção de memória (MPU) na BBC e no L2U

• Atributos de defeito disponíveis em uma entrada global

• Apoio do atributo para acessos especulativos

• Até oito regiões de memória são apoiadas, quatro para dados e quatro para instruções

Controlador da memória

• A microplaqueta quatro flexível seleciona através do controlador da memória

• 24 endereços mordidos e ônibus de dados de 32 bits

• 4-Kbyte ao apoio do tamanho de uma (instrução) região 16-Mbyte (dados) ou quatro-Gbyte

• Explosão externo aumentada apoios

• Até explosões de transferência da oito-batida, transações mínimas do ônibus do dois-pulso de disparo

• Uso com SRAM, a EPROM, o flash e os outros periféricos

• O byte seleciona ou escreve permite

• o endereço de 32 bits descodifica com máscaras mordidas

• Quatro regiões

Oferta conservada em estoque (venda quente)