HIP6501ACBZ-T IC eletrônico Chips Triple Linear Power Controller

Oferta conservada em estoque (venda quente)

HIP6501A

Controlador linear triplo do poder com relação de controle de ACPI

O HIP6501A, emparelhado com o HIP6020 ou o HIP6021, simplifica a aplicação de projetos ACPI-complacentes em aplicações informáticas do microprocessador e. IC integra dois controladores lineares e um transistor baixo-atual da passagem, assim como as funções de monitoração e de controle 16 em um pacote do pino SOIC.

Um controlador linear gera o plano da tensão 3.3VDUAL de uma saída do 5VSB da fonte de alimentação de ATX durante os estados do sono (S3, S4/S5), pondo os entalhes do PCI através de um transistor externo da passagem, como instruído pelo estado do 3.3VDUAL permita o pino. Um transistor adicional da passagem é usado para comutar na saída de ATX 3.3V para a operação do PCI durante os operatingstates S0 e S1 (ativos).

As segundas o poder da memória do 2.5V/3.3V de controlador linear fontes do sistema informático através de um transistor externo da passagem em estados ativos. Durante o estado S3, um transistor integrado da passagem fornece o poder do sono-estado 2.5V/3.3V. Poderes terceiros de um controlador acima um plano 5VDUAL comutando na saída de ATX 5V em estados ativos, ou o ATX 5VSB em estados do sono.

O modo de funcionamento de HIP6501A (saídas do ativo-estado ou saídas do sono-estado) é dois pinos diretos selecionáveis do controle: S3 e S5. Um controle mais adicional da ativação de governo da lógica de modos diferentes do poder é oferecido através de dois pinos de possibilidade: EN3VDL e EN5VDL. Em estados ativos, o regulador 3.3VDUAL linear usa um MOSFET externo da passagem do N-canal para conectar a saída (VOUT₁)diretamenteàentrada3.3Vfornecidapor umafontedealimentaçãodeATX(ouequivalente), aoincorrerperdasmínimas.

No estado do sono, a saída 3.3VDUAL é fornecida do ATX 5VSB através de um transistor de NPN, também externo ao controlador. A entrega de poder do estado ativa para a saída 2.5/3.3VMEM é feita através de um transistor externo de NPN, ou de um interruptor do NMOS para o ajuste 3.3V. Em estados do sono, a condução nesta saída é transferida a um transistor interno da passagem. A saída 5VDUAL é posta através de dois transistor externos do MOS.

Em estados do sono, um transistor do PMOS (ou o PNP) conduzir a corrente da saída de ATX 5VSB, quando em estados ativos, fluxo atual é transferido a um transistor do NMOS conectado à saída de ATX 5V. Similar à saída 3.3VDUAL, a operação da saída 5VDUAL é ditada não somente pelo estado dos pinos S3 e S5, mas por aquele do pino de EN5VDL também.

Características

• Fornece 3 tensões ACPI-controladas

- 5V ativo/sono (5VDUAL)

- 3.3V ativo/sono (3.3VDUAL)

- 2.5V/3.3V ativo/sono (2.5VMEM)

• Projeto de controle simples

- Nenhuma compensação exigiu

• Saída excelente Voltage Regulation

- Saída 3.3VDUAL: ±2.0% sobre a temperatura; Estados do sono somente

- Saída 2.5V/3.3V: ±2.0% sobre a temperatura; Ambos os estados operacionais (ajuste 3.3V no sono único)

• Tensões fixas da saída para não exigir nenhum resistor externo da precisão

• Tamanho pequeno

- Contagem componente externo pequena

• Tensão selecionável da saída 2.5VMEM através do Pin de FAULT/MSEL

- 2.5V para a memória de RDRAM

- 3.3V para a memória de SDRAM

• A monitoração da Sob-tensão de todas as saídas com centralizado FALHA o relatório

• A função ajustável do Macio-início elimina as perturbação 5VSB

• Disponível Pb-livre (RoHS complacente)

Avaliações máximas absolutas

Tensão de fonte, V_5VSB………………………… +7.0V

12V. …………………………. Terra - 0.3V a +14.5V

DLA, DRV2…………………. .GND - 0.3V a V12V +0.3V

Todos pinos restantes. ………………. .GND - 0.3V a 5VSB + 0.3V

Classificação do ESD………………………. Classe 3 [5kV]

Condições operacionais recomendadas

Tensão de fonte, V_5VSB……………………… +5V ±5%

Tensão diagonal secundária, V_12V. ………………. +12V ±10%

Entradas de Digitas, CONTRA₃, CONTRA₅, VEN_3VDL, VEN_5VDL……… .0 a +5.5V

Variação da temperatura ambiental. ………………. 0°C a 70°C

Variação da temperatura da junção. ………………. 0°C a 125°C

Informação térmica

Resistência térmica (típica, nota 1) θJA (°C/W)

Pacote de SOIC………………………. 100

Temperatura de junção máxima…………………. 150°C

Variação da temperatura máxima do armazenamento. ………. - 65°C a 150°C

Temperatura máxima da ligação (10s de solda)…………. 300°C

(SOIC - pontas da ligação únicas)

CUIDADO: Os esforços acima daqueles alistados “em avaliações máximas absolutas” podem causar dano permanente ao dispositivo. Esta é uma única avaliação do esforço e a operação do dispositivo nestes ou de nenhuma outra condições acima daqueles indicados nas seções operacionais desta especificação não é implicada.

NOTA: 1. o θJA é medido com o componente montou em uma placa de PC da avaliação no ar livre.

Diagrama de bloco