Grupo de ChongMing (HK) Co. internacional, Ltd
CHONGMING GROUP (HK) INT'L CO., LTD.
Add to Cart
16-Channel, 1 MSPS, 12-Bit CAD com o sequencer em 28-Lead TSSOP
CARACTERÍSTICAS
Taxa rápida da taxa de transferência: 1 MSPS
Especificado para VDD de 2,7 V a 5,25 V
Taxas da taxa de transferência da baixa potência no máximo
um máximo de 5,4 mW no kSPS 870 com 3 fontes de V
um máximo de 12,5 mW em 1 MSPS com 5 fontes de V
16 entradas (único-terminadas) com sequencer
Largura de banda larga da entrada
69,5 DB SNR em 50 quilohertz de frequência da entrada
Poder flexível/gestão de série da velocidade de relógio
Nenhuns atrasos do encanamento
Relação de série de alta velocidade, SPI/QSPI™/MICROWIRE™/DSP compatível
Modo completo da parada programada: 0,5 máximos do µA
28-lead TSSOP e 32 pacotes da ligação LFCSP
DIAGRAMA DE BLOCO FUNCIONAL
DESCRIÇÃO GERAL
O AD7490 está a umas 12 altas velocidades mordidas, baixa potência, 16 canal, aproximação sucessiva CAD. A peça opera-se fonte único 2,7 de uma alimentação de V a de 5,25 V e taxas da taxa de transferência das características até 1 MSPS. A peça contém um amplificador de baixo nível de ruído, largo da trilha-e-posse da largura de banda que possa segurar frequências da entrada além de 1 megahertz.
O processo de conversão e o por aquisição de dados são controlados usando o CS e o sinal de pulso de disparo de série, permitindo que o dispositivo conecte facilmente com os microprocessadores ou o DSPs. O sinal de entrada é provado na borda de queda do CS, e a conversão é iniciada igualmente neste momento. Não há nenhum atraso do encanamento associado com a divisória.
O AD7490 usa técnicas de projeto avançadas para conseguir muito a dissipação de baixa potência em taxas altas da taxa de transferência. Para taxas da taxa de transferência do máximo, o AD7490 consome apenas 1,8 miliampères com 3 fontes de V, e 2,5 miliampères com 5 fontes de V.
Ajustando os bocados relevantes no registro de controle, a escala da entrada análoga para a peça pode ser selecionada para ser uns 0 V a entrada de REFIN ou uns 0 V a 2 entrada do × REFIN, com uma ou outra codificação da saída do binário reto ou dos twos complementos. O AD7490 caracteriza 16 único-terminou entradas análogas com um sequencer do canal para permitir que uma seleção preprogrammed dos canais seja convertida sequencialmente. O tempo da conversão é determinado pela frequência de SCLK porque este é usado igualmente como o pulso de disparo mestre para controlar a conversão.
O AD7490 está disponível 32 em uma ligação LFCSP e 28 em um pacote da ligação TSSOP.
DESTAQUES DO PRODUTO
1. O AD7490 oferece taxas de até 1 taxa de transferência de MSPS. No máximo taxa de transferência com 3 fontes de V, o AD7490
dissipa apenas 5,4 mW do poder.
2. Uma sequência dos canais pode ser selecionada, através de que os ciclos AD7490 e os conversos.
3. O AD7490 opera-se único 2,7 de 5,25 V de uma fonte de V a. A função de VDRIVE permite a relação de série
para conectar diretamente ao independente de tampouco 3 V ou de 5 sistemas de processador de V de VDD.
4. A taxa de conversão é determinada pelo pulso de disparo de série, permitindo que o tempo da conversão seja reduzido completamente
o aumento de série da velocidade de relógio. A peça igualmente caracteriza vários modos da parada programada para maximizar a eficiência de poder
em mais baixas taxas da taxa de transferência. O consumo de potência for 0,5 µA, máximo, quando na parada programada completa.
5. A peça caracteriza uma aproximação sucessiva padrão CAD com controle exato do instante de amostra através de
uma entrada do CS e uma vez fora do controle da conversão.
AVALIAÇÕES MÁXIMAS ABSOLUTAS Ta = 25°C, salvo disposição em contrário.
| Parâmetro Avaliação |
|
VDD à terra V de −0.3 V a +7 VDRIVE à terra −0.3 V a VDD + 0,3 V Tensão entrada análoga à terra −0.3 V a VDD + 0,3 V Tensão entrada de Digitas à terra V de −0.3 V a +7 Tensão da saída de Digitas à terra −0.3 V a VDD + 0,3 V REFIN à terra −0.3 V a VDD + 0,3 V Corrente entrada a algum Pin Except Supplies 1 ±10 miliampère Variações da temperatura de funcionamento Comercial (versão de B) −40°C a +85°C Variação da temperatura do armazenamento −65°C a +150°C Temperatura de junção 150°C LFCSP, pacote de TSSOP, dissipação de poder 450 mW impedância térmica do θJA 108.2°C/W (LFCSP) 97.9°C/W (TSSOP) impedância térmica do θJC 32.71°C/W (LFCSP) 14°C/W (TSSOP) Temperatura da ligação, soldando Fase de vapor (segundo 60) 215°C Infravermelho (segundo 15) 220°C ESD 1 quilovolt |
As correntes 1 transientes de até 100 miliampères não causam a trava-acima do SCR.
Os esforços acima daqueles alistados sob avaliações máximas absolutas podem causar dano permanente ao dispositivo. Este é um esforço que avalia somente; a operação funcional do dispositivo nestes ou de nenhuma outra condições acima daqueles indicados na seção operacional desta especificação não é implicada. A exposição às condições da avaliação de máximo absoluta por períodos prolongados pode afetar a confiança do dispositivo.
CONFIGURAÇÕES DE PIN E DESCRIÇÕES DA FUNÇÃO
Pin Function Descriptions
|
Pin No. TSSOP LFCSP Mnemônica Descrição |
|
20 18 CS Chip Select. Baixa entrada ativa da lógica. Esta entrada fornece o duplo função de iniciar conversões no AD7490 e igualmente molda transferência de dados de série. 23 21 REFIN Referência entrada para o AD7490. Uma referência externo deve seja aplicado a esta entrada. A escala da tensão para o externo a referência é o ± 1% de 2,5 V para o desempenho especificado. 22 20 VDD A fonte de alimentação entrou. A escala de VDD para o AD7490 é de 2,7 V a 5,25 V. Para os 0 V a 2 a escala do × REFIN, VDD deve seja de 4,75 V a 5,25 V. 14, 21, 24 12, 19, 22 AGND Terra análoga. Ponto de referência à terra para todos os circuitos no AD7490. Todos os sinais entrada análoga/digital e externo o sinal de referência deve ser referido esta tensão de AGND. Todos os pinos de AGND devem ser conectados junto. 13 a 5, 11 a 9, VIN 0 a VIN 15 O analógico entrou 0 através da entrada análoga 15. Dezesseis único-terminados 3 a 1, 7 a 2, canais de entrada análoga que são multiplexados no na microplaqueta 28 a 25 31 a 26, trilha-e-posse. O canal de entrada análoga a ser convertido é 24 selecionado usando os bocados ADD3 do endereço com ADD0 de o registro de controle. Os bocados do endereço, conjuntamente com Os bocados SEGS.S e da SOMBRA, permitem que o registro da sequência seja programado. A escala da entrada para todos os canais de entrada pode estenda de 0 V a de REFIN ou de 0 V 2 ao × REFIN como selecionado através do bocado da ESCALA no registro de controle. Alguma entrada não utilizada os canais devem ser conectados a AGND para evitar o ruído recolhimento. 19 17 RUÍDO Dados dentro. Entrada da lógica. Dados a ser escritos ao registro de controle do AD7490 é fornecido nesta entrada e cronometrado em o registro na borda de queda de SCLK (veja o controle Seção do registro). 15 13 DOUT Dados para fora. Saída da lógica. O resultado da conversão do AD7490 é fornecido nesta saída como um córrego de dados de série. Os bocados são cronometrados para fora na borda de queda do SCLK entrada. O córrego de dados consiste em quatro bocados do endereço indicando que canal o resultado da conversão corresponde a, seguido pelos 12 bocados dos dados da conversão, que são fornecido por MSB primeiramente. A codificação da saída pode ser selecionada como binário reto ou complemento twos através do bocado de CODIFICAÇÃO dentro o registro de controle. 16 14 SCLK Pulso de disparo de série. Entrada da lógica. SCLK fornece o pulso de disparo de série para dados de acesso da divisória. Esta entrada de pulso de disparo é usada igualmente como a fonte do pulso de disparo para o processo de conversão de AD7490. 17 15 VDRIVE A fonte de alimentação da lógica entrou. A tensão fornecida neste pino determina em que tensão a relação de série do AD7490 opera-se. N/A EP EPAD Almofada exposta. Connect expôs a almofada à terra. |