Microchips e circuitos integrados LPC1752FBD80 32 bits ARM Cortex - microcontrolador M3
Descrição geral
O LPC1766 é um microcontrolador baseado em ARM Cortex-M3 para aplicações embarcadas apresentando alto nível de integração e baixo consumo de energia.O ARM Cortex-M3 é um núcleo de próxima geração que oferece aprimoramentos de sistema, como recursos de depuração aprimorados e um nível mais alto de integração de bloco de suporte.
O LPC1766 opera em frequências de CPU de até 80 MHz.A CPU ARM Cortex-M3 incorpora um pipeline de 3 estágios e usa uma arquitetura Harvard com instruções locais separadas e barramentos de dados, bem como um terceiro barramento para periféricos.A CPU ARM Cortex-M3 também inclui uma unidade de pré-busca interna que suporta ramificação especulativa.
O complemento periférico do LPC1766 inclui 256 kB de memória flash, 64 kB de memória de dados, Ethernet MAC, interface USB Device/Host/OTG, controlador DMA de propósito geral de 8 canais, 4 UARTs, 2 canais CAN, 2 controladores SSP, SPI interface, 3 interfaces I 2C, interface I2S de 2 entradas e 2 saídas, ADC de 12 bits de 8 canais, DAC de 10 bits, controle de motor PWM, interface de codificador de quadratura, 4 temporizadores de uso geral, PWM de uso geral de 6 saídas, ultra - RTC de baixa potência com alimentação de bateria separada e até 70 pinos de E/S de uso geral.
O LPC1766 é compatível com pinos para o microcontrolador baseado em ARM7 LPC2366.
Características
- „ Processador ARM Cortex-M3, rodando em frequências de até 80 MHz.Uma unidade de proteção de memória (MPU) com suporte para oito regiões está incluída.„
- Controlador de interrupção de vetor aninhado integrado ARM Cortex-M3 (NVIC).„
- Memória de programação flash on-chip de 256 kB.O acelerador de memória flash aprimorado permite operação de 80 MHz em alta velocidade com estados de espera zero.„
- In-System Programming (ISP) e In-Application Programming (IAP) via software carregador de boot no chip.„
- SRAM no chip de 64 kB inclui: ‹
- 32 kB de SRAM na CPU com barramento de dados/código local para acesso à CPU de alto desempenho.‹
- Dois blocos SRAM de 16 kB com caminhos de acesso separados para maior rendimento.Esses blocos SRAM podem ser usados para Ethernet, USB e memória DMA, bem como para instrução de uso geral da CPU e armazenamento de dados.
- Controlador DMA de uso geral de oito canais (GPDMA) na matriz multicamada AHB que pode ser usado com SSP, I2S, UART, os periféricos conversores analógico-para-digital e digital-analógico, sinais de correspondência de timer e memória para -transferências de memória.„
- A interconexão da matriz AHB multicamada fornece um barramento separado para cada mestre AHB.Os mestres AHB incluem a CPU, o controlador DMA de uso geral, Ethernet MAC e a interface USB.Essa interconexão fornece comunicação sem atrasos de arbitragem.„
- O barramento APB dividido permite alta taxa de transferência com poucas interrupções entre a CPU e o DMA.„
- Interfaces seriais: ‹
- Ethernet MAC com interface RMII e controlador DMA dedicado.‹
- Controlador de dispositivo/Host/OTG USB 2.0 de velocidade total com controlador DMA dedicado e PHY no chip para funções de dispositivo, Host e OTG.‹
- Quatro UARTs com geração de taxa de transmissão fracionada, FIFO interno, suporte a DMA e suporte a RS-485.Um UART tem E/S de controle de modem e um UART tem suporte IrDA.‹
- Controlador CAN 2.0B com dois canais.‹
- Controlador SPI com comunicação síncrona, serial, full duplex e comprimento de dados programável.‹
- Dois controladores SSP com recursos FIFO e multiprotocolo.As interfaces SSP podem ser usadas com o controlador GPDMA.‹
- dois eu2Interfaces de barramento C que suportam o modo rápido com uma taxa de dados de 400 kbits/s com reconhecimento de endereço múltiplo e modo de monitor.‹
- Um eu2Interface de barramento C com suporte para especificação completa de barramento I2C e modo rápido, além de uma taxa de dados de 1 Mbit/s com reconhecimento de endereço múltiplo e modo de monitor.
- < EU2Interface S (Inter-IC Sound) para entrada ou saída de áudio digital, com controle de taxa fracionária.A interface I2S pode ser usada com o GPDMA.A interface I2S suporta transmissão e recepção de dados de 3 e 4 fios, bem como entrada/saída de relógio mestre.
- „ Outros periféricos: ‹
- 70 pinos de E/S de uso geral (GPIO) com resistores pull-up/down configuráveis e um novo modo de operação de dreno aberto configurável.‹
- Conversor analógico-digital (ADC) de 12 bits com multiplexação de entrada entre oito pinos, taxas de conversão de até 1 MHz e vários registradores de resultado.O ADC de 12 bits pode ser usado com o controlador GPDMA.‹
- Conversor digital para analógico (DAC) de 10 bits com timer de conversão dedicado e suporte a DMA.‹
- Quatro temporizadores/contadores de uso geral, com um total de oito entradas de captura e dez saídas de comparação.Cada bloco de temporizador possui uma entrada de contagem externa e suporte DMA.‹
- Um controle de motor PWM com suporte para controle de motor trifásico.‹
- Interface do codificador de quadratura que pode monitorar um codificador de quadratura externo.‹
- Um bloco PWM/temporizador padrão com entrada de contagem externa.‹
- Relógio em tempo real (RTC) com um domínio de energia separado e um oscilador RTC dedicado.O bloco RTC inclui 64 bytes de registradores de backup alimentados por bateria.‹
- Watchdog Timer (WDT) redefine o microcontrolador dentro de um período de tempo razoável se ele entrar em um estado incorreto.‹
- Timer de tique do sistema, incluindo uma opção de entrada de relógio externo.‹
- O temporizador de interrupção repetitiva fornece interrupções programadas e repetitivas.
- Cada periférico tem seu próprio divisor de clock para maior economia de energia.„
- Interface padrão de teste/depuração JTAG para compatibilidade com as ferramentas existentes.Opções de porta de depuração de fio serial e rastreamento de fio serial.„
- O módulo de rastreamento de emulação permite rastreamento em tempo real não intrusivo e de alta velocidade da execução da instrução.„
- A PMU (unidade de gerenciamento de energia) integrada ajusta automaticamente os reguladores internos para minimizar o consumo de energia durante os modos de suspensão, suspensão profunda, desligamento e desligamento profundo.„
- Quatro modos de energia reduzida: Suspensão, Suspensão profunda, Desligamento e Desligamento profundo.„
- Fonte de alimentação única de 3,3 V (2,4 V a 3,6 V).„
- Quatro entradas de interrupção externas configuráveis como sensíveis à borda/nível.Todos os pinos em PORT0 e PORT2 podem ser usados como fontes de interrupção sensíveis à borda.„
- Entrada de interrupção não mascarável (NMI).„
- Função de saída do relógio que pode refletir o relógio do oscilador principal, relógio IRC, relógio RTC, relógio da CPU e relógio USB.„
- O Wakeup Interrupt Controller (WIC) permite que a CPU acorde automaticamente de qualquer interrupção prioritária que possa ocorrer enquanto os relógios estão parados nos modos de hibernação profunda, desligamento e desligamento profundo.„
- Despertar do processador do modo Power-down através de interrupções de vários periféricos.„
- Detecção de queda de energia com limite separado para interrupção e reinicialização forçada.„
- Reinicialização ao ligar (POR).„
- Oscilador de cristal com uma faixa de operação de 1 MHz a 24 MHz.„
- Oscilador RC interno de 4 MHz ajustado para 1% de precisão que pode ser usado opcionalmente como um relógio do sistema.„
- O PLL permite a operação da CPU até a taxa máxima da CPU sem a necessidade de um cristal de alta frequência.Pode ser executado a partir do oscilador principal, do oscilador RC interno ou do oscilador RTC.
- „ USB PLL para maior flexibilidade.„
- Code Read Protection (CRP) com diferentes níveis de segurança.„
- Disponível como pacote LQFP de 100 pinos (14 x 14 x 1,4 mm).
Formulários
- „eMedição „
- Iluminação „
- Rede industrial „
- Sistemas de alarme „
- Produtos da linha branca „
- Controle motor
Diagrama de bloco
esboço do pacote
LQFP100: embalagem quádrupla de plástico de perfil baixo;100 ligações;corpo 14 x 14 x 1,4 mm SOT407-1
