Circuitos integrados LF398M ics, amostra monolítica e componentes Hold ic

LF198/LF298/LF398, LF198A/LF398A

Circuitos Monolíticos Sample-and-Hold

Descrição geral

O LF198/LF298/LF398 são circuitos sample-and-hold monolíticos que utilizam a tecnologia BI-FET para obter precisão DC ultra-alta com aquisição rápida de sinal e baixa taxa de queda.Operando como um seguidor de ganho unitário, a precisão do ganho CC é de 0,002% típico e o tempo de aquisição é tão baixo quanto 6 µs a 0,01%.Um estágio de entrada bipolar é usado para obter baixa tensão de deslocamento e ampla largura de banda.O ajuste do deslocamento de entrada é realizado com um único pino e não degrada o desvio do deslocamento de entrada.A ampla largura de banda permite que o LF198 seja incluído dentro do loop de realimentação de amplificadores operacionais de 1 MHz sem ter problemas de estabilidade.A impedância de entrada de 1010Ω permite que impedâncias de fonte altas sejam usadas sem degradar a precisão.Os FETs de junção do canal P são combinados com dispositivos bipolares no amplificador de saída para fornecer taxas de queda tão baixas quanto 5 mV/min com um capacitor de retenção de 1 µF.Os JFETs têm muito menos ruído do que os dispositivos MOS usados ​​em projetos anteriores e não exibem instabilidades de alta temperatura.O design geral garante nenhuma passagem da entrada para a saída no modo hold, mesmo para sinais de entrada iguais às tensões de alimentação.

Características

• Opera de fontes de ±5V a ±18V
• Menos de 10 µs de tempo de aquisição
• Entrada lógica compatível com TTL, PMOS, CMOS
• Etapa de retenção típica de 0,5 mV em Ch = 0,01 µF
• Baixo deslocamento de entrada
• Precisão de ganho de 0,002%
• Baixo ruído de saída no modo de espera
• As características de entrada não mudam durante o modo de espera
• Alta taxa de rejeição de suprimento na amostra ou espera
• Largura de banda larga
• Espaço qualificado, JM38510

As entradas lógicas no LF198 são totalmente diferenciais com baixa corrente de entrada, permitindo conexão direta com TTL, PMOS e CMOS.O limite diferencial é de 1,4 V.O LF198 operará com fontes de ±5V a ±18V.

Uma versão “A” está disponível com especificações elétricas mais rígidas.

Classificações Máximas Absolutas(Nota 1)

Se forem necessários dispositivos especificados para as Forças Armadas/Aeroespaciais, entre em contato com o Escritório/distribuidores de vendas de semicondutores nacionais para disponibilidade e especificações.

Tensão de alimentação ±18V

Dissipação de energia (limitação do pacote) (Nota 2) 500 mW

Faixa de temperatura ambiente de operação LF198/LF198A −55˚C a +125˚C

LF298 −25˚C a +85˚C

LF398/LF398A 0˚C a +70˚C

Faixa de temperatura de armazenamento -65˚C a +150˚C

Tensão de entrada igual à tensão de alimentação

Referência de lógica para lógica

Tensão Diferencial (Nota 3) +7V, -30V

Duração do Curto-Circuito de Saída Indefinida

Segure a duração do curto-circuito do capacitor 10 seg

Temperatura de chumbo (Nota 4)

Pacote H (Soldagem, 10 seg.) 260˚C

Pacote N (Soldagem, 10 seg.) 260˚C

Pacote M: Fase de Vapor (60 seg.) 215˚C

Infravermelho (15 seg.) 220˚C

Resistência Térmica (θJA) (típica)

Pacote H 215˚C/W (montagem da placa em ar parado)

85˚C/W (montagem da placa em fluxo de ar de 400LF/min)

Pacote N 115˚C/W

Pacote M 106˚C/W

θ_JC(Pacote H, típico) 20˚C/W

Nota 1: “Classificações máximas absolutas” indicam limites além dos quais podem ocorrer danos ao dispositivo.As classificações operacionais indicam condições para as quais o dispositivo é funcional, mas não garantem limites de desempenho específicos.

Nota 2: A dissipação de potência máxima deve ser reduzida em temperaturas elevadas e é ditada por TJMAX, θJA e a temperatura ambiente, TA.A dissipação de energia máxima permitida em qualquer temperatura é PD = (TJMAX − TA)/θJA, ou o número fornecido nas classificações máximas absolutas, o que for menor.A temperatura máxima de junção, TJMAX, para o LF198/LF198A é 150˚C;para o LF298, 115˚C;e para o LF398/LF398A, 100˚C.

Nota 3: Embora a tensão diferencial não exceda os limites indicados, a tensão de modo comum nos pinos lógicos pode ser igual às tensões de alimentação sem causar danos ao circuito.Para uma operação lógica adequada, no entanto, um dos pinos lógicos deve estar sempre pelo menos 2 V abaixo da alimentação positiva e 3 V acima da alimentação negativa.

Nota 4: Consulte AN-450 “Métodos de montagem em superfície e seus efeitos na confiabilidade do produto” para outros métodos de soldagem de dispositivos de montagem em superfície.

Conexão Típica e Curva de Desempenho

Diagrama Funcional

Oferta de Ações (Venda a Quente)