Grupo de ChongMing (HK) Co. internacional, Ltd

CHONGMING GROUP (HK) INT'L CO., LTD.

Manufacturer from China
Dos Estados-activa
3 Anos
Casa / Produtos / Integrated Circuit Chips /

Flip-flop JK duplo com reset, gatilho de borda negativa 74HC107N,652

Contate
Grupo de ChongMing (HK) Co. internacional, Ltd
Cidade:shenzhen
País / Região:china
Pessoa de contato:MsDoris Guo
Contate

Flip-flop JK duplo com reset, gatilho de borda negativa 74HC107N,652

Pergunte o preço mais recente
Number modelo :74HC107N
Lugar de origem :Fábrica original
Quantidade de ordem mínima :20pcs
Termos do pagamento :T/T, Western Union, Paypal
Capacidade da fonte :20000pcs
Prazo de entrega :1 dia
Detalhes de empacotamento :Contacte-me por favor para detalhes
Descrição :Tipo do elemento JK de Flip Flop 2 - 1 mordeu a borda negativa 14-DIP (0,300", 7.62mm)
Capacidade da saída :Padrão
Categoria Icc :Flip-flop
Dados de referência rápida :TERRA = 0 V; Tamb = °C 25; tr = tf = 6 ns
CARACTERÍSTICAS DA C.A. PARA 74HC :TERRA = 0 V; tr = tf = 6 ns; CL = 50 PF
CARACTERÍSTICAS DA C.A. PARA 74HCT :TERRA = 0 V; tf = tf = 6 ns; CL = 50 PF
Philips :SEMICONDUTORES DE
more
Contate

Add to Cart

Encontre vídeos semelhantes
Ver descrição do produto

CARACTERÍSTICAS

• Capacidade de saída: padrão

• EUCCcategoria: flip-flop

DESCRIÇÃO GERAL

O 74HC/HCT107 são dispositivos Si-gate CMOS de alta velocidade

e são compatíveis com pinos Schottky TTL de baixa potência

(LSTTL).Eles são especificados em conformidade com JEDEC

nº padrão7A.

O 74HC/HCT107 são acionados por borda negativa dupla

Flip-flops do tipo JK apresentando J, K, clock (nCP) e

entradas de reset (nR);também saídas Q e Q complementares.

As entradas J e K devem estar estáveis ​​um tempo de configuração antes de

a transição de clock HIGH-to-LOW para previsíveis

Operação.

O reset (nR) é uma entrada BAIXA ativa assíncrona.

Quando em nível BAIXO, sobrepõe o clock e as entradas de dados, forçando

a saída Q BAIXA e a saída Q ALTA.

A ação Schmitt-trigger na entrada do relógio torna o circuito

altamente tolerante a tempos de subida e descida de clock mais lentos.

DADOS DE REFERÊNCIA RÁPIDA

GND = 0 V;Tamb= 25°C;tr= tf= 6ns

SÍMBOLO PARÂMETRO CONDIÇÕES TÍPICA UNIDADE
CH CHT
tPHL/ tPLH

atraso de propagação

nCP para nQ

nCP para nQ

nR a nQ, nQ

Ceu= 15 pF;

VCC= 5 V

16

16

16

16

18

17

ns

ns

ns

fmáximo freqüência máxima do relógio 78 73 MHz
CEU capacitância de entrada 3.5 3.5 pF
CDP capacitância de dissipação de energia por flip-flop notas 1 e 2 30 30 pF

Notas

1. CDPé usado para determinar a dissipação de energia dinâmica (PDem µW):

PD= CDP× VCC2× fi + ∑ (Ceu× VCC2× fo) onde:

feu= frequência de entrada em MHz

fo= frequência de saída em MHz

∑ (Ceu× VCC2× fo) = soma das saídas

Ceu= capacitância de carga de saída em pF

VCC= tensão de alimentação em V

2. Para HC a condição é VEU= GND a VCC

Para HCT a condição é VEU= GND a VCC− 1,5 V.

DESCRIÇÃO DO PIN

Nº PIN SÍMBOLO NOME E FUNÇÃO

1, 8, 4, 11

2, 6

3, 5

7

12, 9

13, 10

14

1J, 2J, 1K, 2K

1T, 2T

1T, 2T

GND

1PC, 2CP

1R, 2R

VCC

entradas síncronas;flip-flops 1 e 2

saídas de flip-flop complementares

saídas flip-flop verdadeiras

terra (0 V)

entrada de clock (ALTO para BAIXO, acionado por borda)

entradas de reinicialização assíncronas (BAIXO ativo)

tensão de alimentação positiva

Inquiry Cart 0