Microplaqueta de 10AX090N3F40I2LG 0.87V ALTERA FPGA

• Tecnologia de processamento do nanômetro SoC de TSMC 20
• Permite a operação a nível VCC mais baixo de 0,82 V em vez das 0,9 tensões padrão do núcleo VCC de V
• 1,0 milímetros de empacotamento Fineline do bola-passo BGA
• 0,8 milímetros de empacotamento ultra Fineline do bola-passo BGA
• Dispositivos múltiplos com pegadas idênticas do pacote para a migração sem emenda entre densidades diferentes de FPGA
• Os dispositivos com pegadas compatíveis do pacote permitem a migração à parte alta Stratix® da próxima geração 10 dispositivos
• RoHS, leaded (1), e opções (Pb-livres) sem chumbo
• 8 entrada aumentada ALM com quatro registros
• Multi-trilha melhorada que distribui a arquitetura para reduzir a congestão e melhorar o tempo de compilação
• Arquitetura cronometrando do núcleo hierárquico
• Reconfiguração parcial de grãos finos
• Blocos de memória de M20K-20-Kb com código de correção de erros duro (CCE)
• Bloco da disposição de lógica da memória (MLAB) — memória 640-bit
• Apoio nativo para níveis da precisão do tratamento dos sinais de 18 x de 19 a de 54 x de 54
• Apoio nativo para um modo de 27 x 27 multiplicadores
• acumulador e cascata 64-bit para respostas de impulso finitas sistólicas (abetos)
• Bancos de memória internos do coeficiente
• Preadder/subtrator para a eficiência melhorada
• Registro adicional do encanamento para aumentar o desempenho e reduzir o poder

• Aritmética da vírgula flutuante dos apoios:
— Execute a multiplicação, adição, subtração, multiplicar-adicione-a, multiplicar-subtraia-a, e multiplicação complexa.
— Multiplicação dos apoios com capacidade da acumulação, soma da cascata, e capacidade da subtração da cascata.
— Controle de restauração dinâmico do acumulador.
— O ponto direto do vetor do apoio e o encadeamento complexo da multiplicação multiplicam blocos da vírgula flutuante DSP.