Payment Terms :T/T, Western Union, Paypal, segurança de comércio, cartão de crédito
Capacidade da fonte :186 PCes
Prazo de entrega :3-5 dia
Detalhes de empacotamento :Empacotamento do standard internacional
Categoria :Programmable Logic ICs
Circunstância :Original 100%, brandnew e original, novo
Número de I/Os :I/O 480
Produto :Virtex-5
Pacote/caso :FBGA-1136
RAM distribuído :kbit 480
Bloco encaixado RAM - EBR :kbit 2160
Frequência de funcionamento máxima :550 megahertz
Serviço :BOM Kitting
Prazo de execução :Em conservado em estoque, contato nós
more
Contate
Add to Cart
Encontre vídeos semelhantes
Ver descrição do produto
I/O Virtex-5 de XC5VLX50T-1FFG1136C IC FPGA FBGA-1136 480 550 megahertz
Atributo de produto
Valor de atributo
Xilinx
FPGA - Disposição de porta programável do campo
Virtex-5
I/O 480
1 V
0 C
+ 85 C
SMD/SMT
FBGA-1136
Taxa de dados:
6,5 Gb/s
Série:
XC5VFX70T
Tipo:
Xilinx
RAM distribuído:
kbit 480
Bloco encaixado RAM - EBR:
kbit 2160
Frequência de funcionamento máxima:
550 megahertz
Umidade sensível:
Sim
Número de transceptores:
Transceptor 12
Tipo de produto:
FPGA - Disposição de porta programável do campo
Quantidade do bloco da fábrica:
1
Subcategoria:
Lógica programável CI
Tradename:
Virtex
Sumário de características de Virtex-5 FPGA
Um recurso de Virtex-5 FPGA CLB é composto de duas fatias. Cada fatia é equivalente e contém: • Quatro geradores de função • Quatro elementos de armazenamento • Portas de lógica aritméticas • Grandes multiplexers • Rápido leve anticipam corrente
Os geradores de função são configuráveis como 6 a entrada LUTs ou entrada LUTs da duplo-saída 5. SLICEMs em algum CLBs pode ser configurado para operar-se como registros de deslocamento de 32 bits (ou x de 16 bits 2 registros de deslocamento) ou como RAM distribuído 64-bit. Além, quatro elementos de armazenamento podem ser configurados como travas sensíveis borda-provocadas do D-tipo flip-flops ou do nível. Cada CLB tem a interconexão rápida interna e conecta-à uma matriz de interruptor para alcançar recursos de distribuição gerais.
• A maioria de avançado, de capacidade elevada, ótimo-utilização, tela de FPGA Tecnologia real da tabela de consulta de 6 entradas do − (LUT) Opção 5-LUT dupla do − Roteamento melhorado − do reduzir-lúpulo opção distribuída 64-bit de RAM do − Opção do − SRL32/Dual SRL16
• Cronometrar poderoso da telha da gestão do pulso de disparo (CMT) Blocos do gerente de pulso de disparo de Digitas do − (DCM) para a proteção do atraso, a síntese da frequência, e o pulso de disparo zero deslocador Os blocos do − PLL para a entrada tremem filtração, a proteção zero do atraso, a síntese da frequência, e divisão fase-combinada do pulso de disparo
