Payment Terms :T/T, Western Union, Paypal, segurança de comércio, cartão de crédito
Capacidade da fonte :186 PCes
Prazo de entrega :3-5 dia
Detalhes de empacotamento :Empacotamento do standard internacional
Categoria :Programmable Logic ICs
Circunstância :Original 100%, brandnew e original, novo
Número de I/Os :I/O 640
Produto :Virtex-5
Pacote/caso :FBGA-1136
RAM distribuído :kbit 820
Bloco encaixado RAM - EBR :kbit 5328
Frequência de funcionamento máxima :550 megahertz
Serviço :BOM Kitting
Prazo de execução :Em conservado em estoque, contato nós
more
Contate
Add to Cart
Encontre vídeos semelhantes
Ver descrição do produto
I/O 550 megahertz Virtex-5 de XC5VFX70T-2FF1136I IC FPGA FBGA-1136 640
Atributo de produto
Valor de atributo
Xilinx
FPGA - Disposição de porta programável do campo
Virtex-5
I/O 640
1 V
- 40 C
+ 100 C
SMD/SMT
FBGA-1136
Taxa de dados:
6,5 Gb/s
Série:
XC5VFX70T
Tipo:
Xilinx
RAM distribuído:
kbit 820
Bloco encaixado RAM - EBR:
kbit 5328
Frequência de funcionamento máxima:
550 megahertz
Umidade sensível:
Sim
Número de transceptores:
Transceptor 16
Tipo de produto:
FPGA - Disposição de porta programável do campo
Quantidade do bloco da fábrica:
1
Subcategoria:
Lógica programável CI
Tradename:
Virtex
550 megahertz integraram a memória do bloco
• Apoio síncrono do FIFO sem incerteza da bandeira • Fases opcionais do encanamento para o desempenho mais alto • Byte-escreva a capacidade • Roteamento dedicado da cascata para formar 64K x 1 memória sem usar o roteamento de FPGA • CCE opcional integrada para exigências de memória da alto-confiança • Projeto especial do reduzir-poder para a operação de 18 Kbit (e abaixo)
• Seleção portuária independente da largura (x1 a x72) − até o total x36 pelo porto para a operação portuária dupla verdadeira − até o total x72 pelo porto para a operação portuária dupla simples (uns porto e um lidos escrevem portuário) Bocados da memória do − mais a paridade/o apoio memória do sideband para as larguras x9, x18, x36, e x72 Configurações do − de 32K x 1 512 x 72 (8K x 4 512 x 72 para a operação do FIFO)
Sumário de características de Virtex-5 FPGA
• Até seis telhas da gestão do pulso de disparo (CMTs) O − cada CMT contém dois DCMs e um PLL-up a dezoito geradores de pulso de disparo totais − flexível DCM--PLL ou PLL--DCM à cascata Deskew do pulso de disparo da precisão do − e deslocamento de fase Síntese flexível da frequência do − Modos de funcionamento múltiplos do − para facilitar decisões de trocas do desempenho Frequência máxima melhorada − do entrada/saída Definição deslocadora de grãos finos do − O − entrou a filtração do tremor Operação da baixa potência do − Escala larga do deslocamento de fase do −
• Estrutura de árvore do pulso de disparo diferencial para cronometrar aperfeiçoado do baixo-tremor e o ciclo de dever preciso • 32 redes globais do pulso de disparo • Regional, I/O, e pulsos de disparo locais além do que pulsos de disparo globais
