TMS320VC5409APGE16 Processadores de sinal digital DSP Circuitos integrados QFP144 Texas Instruments ICs
Descrição:
O processador de sinal digital (DSP) de ponto fixo TMS320VC5409A (doravante referido como o 5409A
a menos que especificado de outra forma) é baseado em uma arquitetura Harvard modificada avançada que tem um programa
barramento de memória e três barramentos de memória de dados.Este processador fornece uma unidade lógica aritmética (ALU) com um
alto grau de paralelismo, lógica de hardware específica do aplicativo, memória no chip e adicional no chip
periféricos.A base da flexibilidade operacional e velocidade deste DSP é uma instrução altamente especializada
definir.
Espaços de programa e dados separados permitem acesso simultâneo a instruções e dados do programa, fornecendo
alto grau de paralelismo.Duas operações de leitura e uma operação de gravação podem ser executadas em um único
ciclo.Instruções com armazenamento paralelo e instruções específicas do aplicativo podem utilizar totalmente essa arquitetura.
Além disso, os dados podem ser transferidos entre os espaços de dados e de programa.Tal paralelismo suporta uma
poderoso conjunto de operações aritméticas, lógicas e de manipulação de bits que podem ser executadas em um único
ciclo da máquina.O 5409A também inclui os mecanismos de controle para gerenciar interrupções, repetidos
operações e chamadas de função.
Especificação: Processador de sinal digital de ponto fixo IC
| Número da peça |
TMS320VC5409APGE16 |
|
Categoria
|
Circuitos Integrados (CIs)
|
| |
Incorporado - DSP (Processadores de Sinal Digital)
|
|
Mfr
|
|
|
Series
|
TMS320C54x
|
|
Pacote
|
|
|
Status da peça
|
|
|
Modelo
|
|
|
Interface
|
|
|
Taxa de relógio
|
|
|
Memória não volátil
|
|
|
RAM no chip
|
|
|
Voltagem - E/S
|
|
|
Voltagem - Núcleo
|
|
|
Temperatura de operação
|
|
|
Tipo de montagem
|
|
|
Pacote / Estojo
|
|
|
Pacote de dispositivos do fornecedor
|
|
|
Número do produto base
|
TMS320
|
Recursos:
Arquitetura multibus avançada com três barramentos de memória de dados de 16 bits separados de carga paralela e um
• Barramento de memória do programa de instruções de armazenamento condicional
• Retorno Rápido da Interrupção
• Unidade Lógica Aritmética (ALU) de 40 bits incluindo um
• Periféricos On-Chip Deslocador de Barril de 40 Bits e Dois Independentes – Gerador de Acumuladores de Estado de Espera de 40 Bits Programável por Software e Programável
• Multiplicador Paralelo de 17 × 17 bits Acoplado a um Somador Dedicado de 40 Bits de Comutação de Banco para Não Pipeline – Gerador de Relógio de Ciclo Único com Bloqueio de Fase programável no chip (MAC) Loop (PLL) com operação interna Oscilador ou Fonte de Relógio Externa(1) • Comparar, Selecionar e Armazenar Unidade (CSSU) para – Um Timer de 16 bits Adicionar/Comparar a Seleção do Operador Viterbi – Controlador de Acesso Direto à Memória (DMA) de Seis Canais
• Codificador de expoente para calcular um valor de expoente de – três portas seriais com buffer multicanal um valor de acumulador de 40 bits em um ciclo único (McBSPs) – porta de host paralela aprimorada de 8/16 bits
• Dois Geradores de Endereço com Oito Registros de Interface Auxiliar (HPI8/16) e Dois Registros Auxiliares
• Controle de consumo de energia com IDLE1, unidades aritméticas (ARAUs) IDLE2 e instruções IDLE3 com
• Barramento de dados com recurso de suporte de barramento Modos de desligamento • Modo de endereçamento estendido para 8M × 16 bits
• Controle CLKOUT Off para Desativar o Programa Externo Máximo Endereçável CLKOUT
• Lógica de emulação baseada em varredura no chip, Lógica de varredura de limite IEEE Space Std 1149.1 (JTAG) (2)
• 32K × 16-Bit On-Chip RAM Composto por: • 144-Pin Ball Grid Array (BGA) (GGU Sufixo) – Quatro Blocos de 8K × 16-Bit On-Chip Dual Access Program/Data RAM
• Flatpack quádruplo de perfil baixo de 144 pinos (LQFP) (sufixo PGE) • ROM On-Chip de 16K × 16 bits configurado para memória de programa
• Tempo de Execução de Instrução de Ponto Fixo de Ciclo Único de 6,25 ns (160 MIPS) • Interface Paralela Externa Aprimorada (XIO2)
• Instrução de ponto fixo de ciclo único de 8,33 ns
• Tempo de Execução de Operações de Repetição de Instrução Única e Repetição de Bloco (120 MIPS) para Código de Programa
• Tensão de Alimentação 3,3-VI/O (160 e 120 MIPS)
• Instruções Block-Memory-Move para um melhor programa e gerenciamento de dados
• Tensão de alimentação do núcleo de 1,6 V (160 MIPS)
• Instruções com um operando de palavra longa de 32 bits
• Tensão de alimentação do núcleo de 1,5 V (120 MIPS) (1) O oscilador no chip não está disponível em todos os dispositivos 5409A.
Produtos relacionados:
TENSÃO DE SAÍDA DE CORRENTE NOMINAL DE FREQUÊNCIA DO PACOTE DE OPÇÃO DE DISPOSITIVO
LMR33630ADDA DDA (8 pinos HSOIC) 5 × 4 mm 400 kHz 3 A
LMR33630BDDA 1400 kHz 3 A Ajustável
LMR33630CDDA 2100 kHz 3 A
LMR33630ARNX RNX (VQFN de 12 pinos) 3 × 2 × 0,85 mm 400 kHz 3 A
LMR33630BRNX 1400 kHz 3 A Ajustável LMR33630CRNX 2100 kHz 3 A
Todas as dimensões são nominais
Dispositivo Tipo de Pacote Pinos de Desenho do Pacote SPQ Comprimento (mm) Largura (mm) Altura (mm)
LMR33630ADDAR SO PowerPAD DDA 8 2500 366,0 364,0 50,0
LMR33630ARNXR VQFN-HR RNX 12 3000 213,0 191,0 35,0
LMR33630ARNXR VQFN-HR RNX 12 3000 210,0 185,0 35,0
LMR33630ARNXT VQFN-HR RNX 12 250 210,0 185,0 35,0
LMR33630ARNXT VQFN-HR RNX 12 250 213,0 191,0 35,0
LMR33630BDDAR SO PowerPAD DDA 8 2500 366,0 364,0 50,0
LMR33630BRNXR VQFN-HR RNX 12 3000 213,0 191,0 35,0
LMR33630BRNXR VQFN-HR RNX 12 3000 210,0 185,0 35,0
LMR33630BRNXT VQFN-HR RNX 12 250 213,0 191,0 35,0
LMR33630BRNXT VQFN-HR RNX 12 250 210,0 185,0 35,0
LMR33630CDDAR SO PowerPAD DDA 8 2500 366,0 364,0 50,0
LMR33630CRNXR VQFN-HR RNX 12 3000 213,0 191,0 35,0
LMR33630CRNXR VQFN-HR RNX 12 3000 210,0 185,0 35,0
LMR33630CRNXT VQFN-HR RNX 12 250 210,0 185,0 35,0
LMR33630CRNXT VQFN-HR RNX 12 250 213,0 191,0 35,0
