GOLE DDR3 H5TC2G63GFR-PBA síncrono programável de CAS 128M

1.Description
O H5TQ2G83GFR-xxC, H5TQ2G63GFR-xxC, H5TQ2G83GFR-xxI, H5TQ2G63GFR-xxI, H5TQ2G83GFR? o xxL, H5TQ2G63GFR-xxL, H5TQ2G83GFR-xxJ, H5TQ2G63GFR-xxJ é uns 2.147.483.648 dados do dobro do CMOS do bocado
GOLE síncrono da taxa III (DDR3), serida idealmente para as aplicações da memória central que exige grande
densidade de memória e largura de banda alta. Referência das operações inteiramente síncronos da oferta de SK Hynix 2Gb DDR3 SDRAMs? erenced às bordas de aumentação e de queda do pulso de disparo. Quando todos os endereços e entradas de controle forem travados sobre
as bordas de aumentação das CK (bordas de queda das CK), de dados, estroboscópios dos dados e para escrever entradas das máscaras dos dados são
provado em bordas de aumentação e de queda dele. Os trajetos de dados internamente são canalizados e de 8 bits prefetched
para conseguir a largura de banda muito alta.

2.FEATURES
* este produto em conformidade com a diretriz orientadora de RoHS.
• VDD=VDDQ=1.5V +/- 0.075V
• Operação das entradas de pulso de disparo inteiramente diferencial (CK, CK)
• Estroboscópio diferencial dos dados (DQS, DQS)
• No DLL da microplaqueta alinhe a transição de DQ, de DQS e de DQS com as CK
transição
• As máscaras do DM escrevem dados- na aumentação e na queda
bordas do estroboscópio dos dados
• Todos os endereços e entradas de controle exceto dados,
estroboscópios dos dados e máscaras dos dados travadas no
bordas de aumentação do pulso de disparo
• Latência programável 5 de CAS, 6, 7, 8, 9, 10, 11, 12, 13
e 14 apoiados
• Latência aditiva programável 0, CL-1, e CL-2
apoiou
• Latência programável de CAS Write (CWL) = 5, 6, 7, 8
9 e 10
• Comprimento estourado programável 4/8 com ambos mordidela
modo sequencial e da intercalação
• Interruptor do BL sobre - - mosca