LPC1752 placa 64 KB SRAM do desenvolvimento do bocado do BRAÇO 32 com Ethernet/anfitrião de USB 2,0

LPC1752 O BRAÇO de 32 bits Cortex-M3 MCU flash de até 512 kB e 64 kB SRAM com ethernet, anfitrião de USB 2,0/Device/OTG, PODE

1. Descrição geral

Os LPC1758/56/54/52/51 são o BRAÇO Cortex-M3 basearam microcontroladores para encaixado
aplicações que caracterizam um nível elevado de integração e de consumo da baixa potência. O BRAÇO
Cortex-M3 é um núcleo da próxima geração que ofereça realces de sistema tais como aumentado
elimine erros de características e de um de mais alto nível da integração do bloco do apoio.
Os LPC1758/56/54/52/51 operam-se em frequências do processador central de até 100 megahertz. O BRAÇO
O processador central Cortex-M3 incorpora um encanamento de 3 fases e usa uma arquitetura de Harvard com
ônibus locais separados da instrução e de dados assim como um terceiro ônibus para periféricos. O BRAÇO
O processador central Cortex-M3 igualmente inclui uma unidade interna do prefetch que apoie especulativo
ramificação.
O complemento periférico do LPC1758/56/54/52/51 inclui o kB até 512 da cinza do fl
memória, kB até 64 da memória dos dados, MAC dos ethernet, relação do dispositivo de USB/Host/OTG,
controlador de acesso direto da memória de uso geral de 8 canais, 4 UARTs, 2 canais da LATA, 2 controladores de SSP,
Relação de SPI, 3 mim
2
relações do C-ônibus, entrada 2 mais a saída 2 mim
2
relação do S-ônibus, canal 6
12 bocado CAD, 10 bocado DAC, controlo do motor PWM, relação do codificador da quadratura, general 4
temporizadores da finalidade, 6 saída PWM de uso geral, ultra-baixo pulso de disparo de tempo real do poder (RTC)
com alimentação por acumuladores separada, e os até 52 pinos de uso geral do I/O
 

2. Características

Processador do BRAÇO Cortex-M3, correndo em frequências de até 100 megahertz. Uma memória
A unidade da proteção (MPU) que apoia oito regiões é incluída.
Mim
O acessório do BRAÇO Cortex-M3 aninhou o controlador de interrupção Vectored (NVIC).
Mim
O fl da em-microplaqueta de até 512 kB incinera a memória de programação. Acelerador aumentado da memória da cinza do fl
permite uma operação de alta velocidade de 100 megahertz com os estados de espera zero.
Mim
Programação do Em-sistema (ISP) e Em-aplicação que programa (IAP) através da em-microplaqueta
software do bootloader.
Mim
a Em-microplaqueta SRAM inclui:
N
KB até 32 de SRAM no processador central com o ônibus de código local/dados para de capacidade elevada
Acesso do processador central.
N
Um 16 SRAM do kB blocos dois/com os caminhos de acesso separados para a taxa de transferência mais alta.
Estes blocos de SRAM podem ser usados para os ethernet (LPC1758 somente), o USB, e o acesso direto da memória
memória, assim como para a instrução do processador central e o armazenamento de dados de uso geral.
Mim
Controlador de acesso direto da memória de uso geral de oito canais (GPDMA) no AHB multilayer
matriz que pode ser usada com o SSP, mim
2
S-ônibus, UART, o analógico-numérico e
Periféricos do conversor numérico-analógico, sinais do fósforo do temporizador, e para
transferências da memória-à-memória.