Visão geral funcional do PSoC
A família PSoC consiste em muitos dispositivos de controlador em chip. Estes dispositivos são projetados para substituir vários componentes tradicionais de sistema baseados em MCU por um dispositivo programável de chip único de baixo custo.Os dispositivos PSoC incluem blocos configuráveis de lógica analógica e digitalEsta arquitetura permite ao usuário criar configurações periféricas personalizadas que correspondem aos requisitos de cada aplicação individual.uma CPU rápida, memória de programa flash, memória de dados SRAM e I / O configurável estão incluídos em uma gama de pinouts e pacotes convenientes.
Características
■ Processador de Arquitetura Harvard:
Processador M8C Velocidades até 24 MHz
8x8 Multiplicar, 32 bits Acumular
¢ Baixa potência a alta velocidade
Voltagem de operação de 3,0 V a 5,25 V
-40°C a +85°C
■ periféricos avançados (blocos PSoC®)
Seis blocos de PSoC de tipo analógico E Fornecem:
• ADC de 8 bits único ou duplo
• Comparadores (até quatro)
¢ Até oito blocos digitais de PSoC fornecem:
• Timers de 8 a 32 bits, contadores e PWMs
• Suporte ao modo de disparo único e múltiplo em temporizadores e PWMs
• PWM com suporte a Deadband num único bloco digital
• Registo de turnos, CRC e módulos PRS
• UART duplo completo
• Múltiplos mestres ou escravos SPI, suporte de comprimento de dados variável: de 8 a 16 bits
• Pode ser ligado a todos os pinos GPIO
Períferos complexos através da combinação de blocos
¢ Suporte de função de deslocamento para detecção de FSK
As operações do módulo analógico podem ser sincronizadas por blocos digitais ou sinais externos.
■ ADC SAR de 10 bits de alta velocidade com amostragem e retenção otimizadas para controlo incorporado
■ Precisão, relógio programável:
O oscilador interno ± 5% 24/48 MHz através da gama de temperaturas industriais
- Alta precisão 24 MHz com opcional 32 kHz Cristal e PLL
O oscilador externo opcional, até 24 MHz
Oscilador interno/externo para vigilância e sono
■ Memória flexível no chip:
- Até 16K bytes de armazenamento de programas flash - 50.000 ciclos de apagamento/escritura
¢ Armazenamento de dados SRAM de até 1K bytes
¢ Programação serial no sistema (ISSP)
Atualizações Flash parciais
Modos de protecção flexíveis
Emulação EEPROM em Flash
■ Recursos CapSense® otimizados:
Duas IDAC suportam até 640 μA de fonte de corrente para substituir o resistor externo
Dois recursos de relógio dedicados para o CapSense:
• CSD_CLK: 1/2/4/8/16/32/128/256 Derivado da SYSCLK
• CNT_CLK: 1/2/4/8 Derivado do CSD_CLK
¢ Timers/contadores dedicados de 16 bits para a varredura CapSense
Suporte a digitalização simultânea de canais duplos de CSD
■ Configurações de pines programáveis:
25 mA Sink, 10 mA Fonte em todos os GPIO
Pull up, Pull down, High Z, Strong, ou Open Drain Drive Modes em todos os GPIO
¢ Até 38 entradas analógicas no GPIO
¢ Interrupção configurável em todos os GPIO
■ Recursos adicionais do sistema:
I2CTM Slave, Master e MultiMaster a 400 kHz
Suporta a função de endereçamento de hardware
Cão de guarda e temporizadores de sono
Detecção de baixa tensão configurável pelo utilizador
Circuito integrado de supervisão
Referência de tensão de precisão no chip
Suporta RTC Block em Lógica Digital Periférica
