Descrição geral
MX25L1005 é um CMOS 1,048O MX25L1005 possui uma interface periférica serial e um protocolo de software que permite a operação em um simples barramento de 3 fios.Os três sinais de autocarro são uma entrada de relógio (SCLK), uma entrada de dados serial (SI) e uma saída de dados serial (SO).
O MX25L1005 fornece operação de leitura sequencial em todo o chip.
Após a emissão do comando programa/apagar, serão executados algoritmos automáticos de programa/apagar que programam/apagar e verificam as localizações especificadas da página ou do setor/bloco.O comando do programa é executado na base de página (256 bytes), e o comando de apagamento é executado no chip ou setor ((4K-bytes) ou bloco ((64K-bytes).
Para facilitar a interface do utilizador, é incluído um registo de estado para indicar o estado do chip.O comando de leitura de status pode ser emitido para detectar o estado de conclusão de um programa ou apagar a operação via WIP bit.
Quando o dispositivo não estiver em funcionamento e o CS# estiver elevado, é colocado em modo de espera e utiliza menos de 10 uA de corrente contínua.
O MX25L1005 utiliza a célula de memória proprietária do MXIC, que armazena de forma confiável o conteúdo da memória mesmo após 100.000 ciclos de programação e apagamento.
Características
GERAL
• Interface periférica em série (SPI) compatível -- Modo 0 e Modo 3
• 1,048,576 x estrutura de 1 bit
• 32 Sectores iguais com 4K bytes cada
- Qualquer setor pode ser apagado individualmente.
• 2 Blocos iguais com 64K bytes cada
- Qualquer Bloco pode ser apagado individualmente.
• Função de alimentação única
- 2,7 a 3,6 volts para leitura, apagamento e operações de programação
• Bloqueio protegido a 100 mA de -1V a Vcc +1V
• Inibidor de gravação de baixo Vcc é de 1,5 V a 2,5 V
Performance
• Alto desempenho
- Tempo de acesso rápido: relógio serial de 85 MHz (15pF + 1TTL Load) e relógio serial de 66 MHz (30pF + 1TTL Load)
- Tempo de programação rápido: 1,4 ms (normal) e 5 ms (máximo) por página (256-byte por página)
- Tempo de apagamento rápido: 60 ms (tipo) e 120 ms (máximo) por sector (4K-byte por sector); 1 s (tipo) e 2 s (máximo) por bloco (64K-byte por bloco)
• Baixo consumo de energia
- Baixa corrente activa de leitura: 12 mA (max.) a 85 MHz, 8 mA (max.) a 66 MHz e 4 mA (max.) a 33 MHz
- Baixa corrente de programação ativa: 15 mA (máximo)
- Baixa corrente de apagamento ativa: 15 mA (máximo)
- Corrente de espera baixa: 10 uA (máximo)
- Modo de apagão profundo 1uA (típico)
• Mínimo de 100 000 ciclos de apagamento/programa
Características do software
• Formato dos dados de entrada
- Código de comando de 1 byte.
• Protecção de bloqueio
- O bit de estado BP0~BP1 define o tamanho da área a ser protegida por software contra as instruções de programação e apagamento.
• Eliminação automática e algoritmo de programação automática
- Elimina e verifica automaticamente os dados do sector selecionado
- Automatically programs and verifies data at selected page by an internal algorithm that automatically times the program pulse widths (Any page to be programed should have page in the erased state first)
• Característica do Registo de Status
• Identificação eletrónica
- JEDEC ID de dispositivo de 2 bytes
- Comando RES, ID de dispositivo de 1 byte
Características do hardware
• Input SCLK
- Entrada de relógio em série
• SI Input
- Entrada de dados em série
• Produção de SO
- Saída de dados em série
• PIN WP#
- Protecção contra gravação por hardware
• Segure o alfinete
- Pause o chip sem desmarcar o chip
• PACAGEM
- SOP de 8 pinos (150 mil)
- 8 USON terrestres (2x3x0,6 mm) *
#NOME?
