Descrição funcional
O CY7C1381D/CY7C1381F/CY7C1383D/CY7C1383F é um fluxo síncrono de 3,3 V, 512 K × 36 e 1 M × 18 através de SRAMs, projetado para interagir com microprocessadores de alta velocidade com lógica mínima de cola[1].O atraso máximo de acesso a partir da subida do relógio é de 6.5 ns (versão de 133 MHz). Um contador de 2 bits no chip captura o primeiro endereço em uma explosão e aumenta automaticamente o endereço para o resto do acesso da explosão.
Características
■ Suporta operações de autocarro de 133 MHz
■ 512 K × 36 e 1 M × 18 I/O comum
■ 3,3 V de alimentação do núcleo (VDD)
■ alimentação de entrada/saída de 2,5 V ou 3,3 V (VDDQ)
■ Tempo rápido de clock para saída
️ 6,5 ns (versão de 133 MHz)
■ Proporciona uma taxa de acesso 2-1-1-1 de alto desempenho
■ Contador de explosões selecionável pelo utilizador com suporte a sequências de explosões intercaladas ou lineares Intel Pentium
■ Estrobos de endereçamento separados do processador e do controlador
■ Gravação sincronizada automática
■ Ativar a saída assíncrona
■ CY7C1381D/CY7C1381F disponível na norma JEDEC
TQFP de 100 pinos sem Pb, bola de 165 pinos sem Pb e sem Pb
FPBGA. CY7C1381F/CY7C1383F disponível em
Pacote BGA de 119 bolas, livre de Pb e não livre de Pb
■ IEEE 1149.1 JTAG-Compatible Boundary Scan
■ Opção de modo ZZ de sono