ARM Cortex programável A9 do núcleo do SoC FPGA da microplaqueta de FPGA da disposição de porta do campo de XC7Z010-1CLG400I

Zynq-7000 SoC

ARM Cortex programável A9 do núcleo do SoC FPGA da disposição de porta do campo de XC7Z010-1CLG400I FPGA

Especificações

Descrição

A família Zynq®-7000 é baseada na arquitetura de Xilinx SoC. Estes produtos integram um duplo-núcleo rico em características

ou sistema de processamento baseado Cortex™-A9 do único-núcleo ARM® (picosegundo) e lógica programável de 28 nanômetro Xilinx (PL) na

único dispositivo. Os processadores centrais do BRAÇO Cortex-A9 são o coração do picosegundo e igualmente incluem a memória da em-microplaqueta, memória externo

relações, e um grupo rico de relações periféricas da conectividade.

Características

O BRAÇO Cortex-A9 baseou a unidade do processador de aplicação (o APU)

• 2,5 DMIPS/MHz pelo processador central

• Frequência do processador central: Até 1 gigahertz

• Apoio coerente do multiprocessador

• Arquitetura de ARMv7-A

• Segurança de TrustZone®

• Grupo de instrução Thumb®-2

• Arquitetura do ambiente da execução do agrupamento tático de Jazelle®

• Motor deprocessamento de NEON™

• Unidade da vírgula flutuante do vetor da única e precisão dobro (VFPU)

• CoreSight™ e programa Trace Macrocell (PTM)

• Temporizador e interrupções

• Três temporizadores de cão de guarda

• Um temporizador global

• Dois esconderijos dos contadores do triplo-temporizador

• Nível 1 de 32 KB esconderijos grupo-associativos da instrução e dos dados de 4 maneiras (independentes para cada processador central)

• 512 esconderijo de nível grupo-associativo 2 da maneira do KB 8 (compartilhado entre os processadores centrais)

• memória da Em-microplaqueta do apoio da Byte-paridade

• ROM da bota da Em-microplaqueta

• Em-microplaqueta RAM de 256 KB (OCM)

• relações externos da memória do apoio da Byte-paridade

• Controlador dinâmico Multiprotocol da memória

• relações de 16 bits ou de 32 bits às memórias DDR3, DDR3L, DDR2, ou LPDDR2

• Apoio da CCE no modo de 16 bits

• 1GB do espaço para endereço usando um único grau de 8-, 16-, ou 32 memórias bocado-largas

• Relações de memória estática

• ônibus de dados de 8 bits de SRAM com apoio de até 64 MB

• Paralela NEM apoio instantâneo

• Apoio instantâneo de ONFI1.0 NAND (CCE 1-bit)

• bocado SPI, 2 bocado SPI, 4 SPI de 1 bocado (quadrilátero-SPI), ou série (de 8 bits) dois quadrilátero-SPI NEM controlador de acesso direto da memória instantâneo do 8-canal

• Memória-à-memória, memória-à-periférico, periférico-à-memória, e apoio da transação do dispersar-recolhimento

Guia de troca