A lógica programável CI de LFE3-70EA-8FN672I leu o I/O da única memória 66.5K LUTs 380

I/O SERDES1.2V-8Spd IND da única memória lida programável 66.5K LUTs 380 de LFE3-70EA-8FN672I

Especificações

Descrição

(Economia mais a terceira geração) a família LatticeECP3 de dispositivos de FPGA é aperfeiçoada para entregar

características do elevado desempenho tais como uma arquitetura aumentada de DSP, SERDES e alto de alta velocidade

relações síncronos da fonte da velocidade em uma tela econômica de FPGA. Esta combinação é conseguida

com os avanços na arquitetura do dispositivo e no uso da tecnologia de 65 nanômetro que faz os dispositivos

apropriado para o volume alto, aplicações de alta velocidade, baratas. A família do dispositivo LatticeECP3 expande

capacidade da olhar-acima-tabela (LUT) a 149 elementos e apoios de lógica de K I/O. de até 586 usuários.

A família do dispositivo LatticeECP3 igualmente oferece até 320 18 x 18 multiplicadores e uma vasta gama de I/O paralelo

padrões. A tela de LatticeECP3 FPGA é aperfeiçoada com elevado desempenho e baixo custo na mente.

Os dispositivos LatticeECP3 utilizam a tecnologia reconfigurável da lógica de SRAM e fornecem blocos de apartamentos populares

como a lógica LUT-baseada, a memória distribuída e encaixada, fase travou laços (PLLs), atraso travou

Laços (DLLs), apoio síncrono pre-projetado do I/O da fonte, fatias do sysDSP e avançado aumentados

apoio da configuração, incluindo a criptografia e as capacidades da duplo-bota. A fonte pre-projetada síncrono

a lógica executada na família do dispositivo LatticeECP3 apoia uma escala larga de padrões de relação, incluindo

DDR3, XGMII e 7:1 LVDS. A família do dispositivo LatticeECP3 igualmente caracteriza SERDES de alta velocidade com dedicado

Funções do PCS. Tolerância alta do tremor e para transmitir baixo para tremer para permitir que o SERDES mais blocos do PCS seja configurado

para apoiar uma disposição de protocolos populares dos dados que incluem PCI Express, SMPTE, ethernet (XAUI, GbE, e SGMII)

e CPRI. Transmita a Pre-ênfase e receba ajustes da igualação fazem o SERDES apropriado para a transmissão

e recepção sobre vários formulários dos meios. Os dispositivos LatticeECP3 igualmente fornecem flexível, seguro e seguro

opções de configuração, tais como a capacidade da duplo-bota, a criptografia do bitstream, e do campo de TransFR características da elevação.

Características

• Densidade mais alta da lógica para a integração de sistemas aumentada

• 17 K a 149 K LUTs

• I/O 116 a 586

• SERDES encaixado

• 150 Mbps a 3,2 Gbps para 8b10b genérico, 10 - bocado SERDES, e modos de 8 bits de SERDES

• Os dados avaliam 230 Mbps a 3,2 Gbps pelo canal para todos protocolos restantes

• Até 16 canais pelo dispositivo: PCI Express, SONET/SDH, ethernet (1GbE, SGMII, XAUI), CPRI,

SMPTE 3G e RapidIO de série

• sysDSP™

• Arquitetura de fatia inteiramente cascadable

• 12 a 160 fatias para o elevado desempenho multiplicam e acumulam

• 54 operações poderosas do bocado ALU

• Multiplexação de divisão de tempo MAC Sharing

• Arredondamento e truncamento

• Cada fatia apoia

• Meio 36x36, dois 18x18 ou quatro multiplicadores 9x9

• O MAC 18x36 avançado e 18x18 multiplicam Multiplicar-acumulam as operações (MMAC)

• Recursos de memória flexíveis

• Bloco encaixado sysMEM™ RAM de até 6,85 Mbits (EBR)

• 36 K a 303 bocados de K distribuíram RAM

• sysCLOCK PLLs e DLLs análogos

• Dois DLLs e até dez PLLs pelo dispositivo

Guia de troca