CONTROLADOR 32BIT 240CQFP DE ADSP-21060LCW-160 IC DSP

ADSP-21060LCW-160

SUMÁRIO

O processador de sinal do elevado desempenho para comunicações, gráficos e ônibus independentes da arquitetura 4 super de Harvard das aplicações da imagem latente para o esforço duplo dos dados, o esforço de instrução, e unidade-multiplicador flutuante de 32 bits nonintrusive da computação do I/O IEEE, ALU, e em-microplaqueta Duplo-movida deslocador SRAM e multiprocessing integrado integrado dos periféricos-um do I/O sistema-em-um-microplaqueta completa caracteriza 240 o pacote termicamente aumentado da ligação MQFP_PQ4, disposição plástica da grade da bola de 225 bolas (PBGA), 240 pacote hermético RoHS que os pacotes complacentes FECHAM O NÚCLEO de FEATURES-PROCESSOR 40 MIPS, taxa da ligação CQFP da instrução de 25 ns, pico da execução 120 MFLOPS da instrução do único-ciclo, 80 MFLOPS sustentaram geradores de endereço duplos dos dados do desempenho com o modulo e) o programa eficiente de endereçamento bocado-reverso que arranjam em sequência com dar laços das zero-despesas gerais: único-precisão de 32 bits da emulation da porta de acesso e da em-microplaqueta do teste do padrão 1149,1 de IEEE JTAG da instalação do laço do Único-ciclo e 40 formatos de ponto fixo flutuantes de formato de dados de IEEE da prolongado-precisão do bocado ou de 32 bits de dados

COMPUTAÇÕES PARALELAS

o Único-ciclo multiplica e as operações de ALU paralelamente à memória dupla lida/escrevem e o esforço de instrução multiplica com adiciona e subtrai para a borboleta que acelerada a computação ATÉ ON-CHIP MORDIDO 4M SRAM Duplo-moveu para o acesso independente pelo processador do núcleo e a MEMÓRIA da FORA-MICROPLAQUETA do acesso direto da memória que CONECTA a geração programável endereçável do estado de espera de 4 gigawords, apoio de FFT da GOLE do página-modo

Parâmetros do produto

Imagem do produto