Cartão de captação LVDS do cartão de captação do PCI da plataforma RPDP-PCI LVDS do desenvolvimento de produtos do PCI & do LVDS

Carto de captaço LVDS do carto de captaço do PCI da plataforma do desenvolvimento de produtos do PCI & do LVDS (RPDP-PCI & LVDS)

Produtos [do lugar]
desenvolvimento por aquisiço de dados de alta velocidade PCI-baseado do carto
LVDS relaço-baseou o carto por aquisiço de dados e processando de alta velocidade;
Acelerador do algoritmo;

[Características]
Forneça uma soluço completa de FPGA + do PCI, desempenho estável, boa compatibilidade;
Forneça um projeto completo da referência, incluindo o código de FPGA, os motoristas, as aplicações, etc., possa ser usado como um desenvolvimento de projeto do molde;
A escalabilidade, e pode estender os cartões audio da entrada e da saída, cartões da entrada- e da saída, o ANÚNCIO de alta velocidade, a Dinamarca, etc.

[Lista do produto]
1 placa a de RPDP-PCI & de LVDS
2 ByteBlasterII 1 cabo da transferência
disco de harmonizaço 1 de 3 DVD
4 5V, alimentaço 1A fonte 1

[Recursos de hardware]
1 microplaqueta de FPGA:
Standard edition: EP1C6Q240, incluindo 12, 060 LEs, o equivalente de aproximadamente 150, 000
Positivo: EP1C12Q240, incluindo 12, 060 LEs, o equivalente de aproximadamente 300, 000

microplaqueta de 2 configurações:
Standard edition: EPCS1, capacidade de armazenamento 1Mbit apoiar dois modos da configuraço dos tipos de COMO e do JTAG
Positivo: EPCS4, capacidade de armazenamento 4Mbit apoiar dois modos da configuraço dos tipos de COMO e do JTAG

velocidade SDARM do byte de 3 8M
Um × 32Bit SDRAM de 2M, 4 um banco, o máximo escreve a velocidade de 166MHz;

Relaço da expanso de 4 LVDS (conector DB62)
Provide fornece:
saída do sinal 12-LVDS;
entrada de sinal 12-LVDS;
sinal 12-LVTTL (entrada/saída programável)

Relaço da expanso de 5 RedLogic (relaço VME48)
32 sinais de LVTTL fornecer, incluindo entrada de pulso de disparo dedicada e a maneira toda a maneira a saída de pulso de disparo dedicada por placas de expanso correspondentes podem ser aplicações conseguidas do vídeo, as audio e as de alta velocidade do ANÚNCIO/Dinamarca. Os usuários podem igualmente desenvolver sua própria definiço da placa da relaço.

Pacote [do software]
Ferramentas de desenvolvimento relacionadas
2 exemplos e desenvolvimentos da documentaço
3 FPGA e de projeto de ASIC biblioteca

[Documentos do projeto]
1 manual do usuário da placa do desenvolvimento
2 diagramas esquemáticos da placa do desenvolvimento (formato de Protel99SE)
3 QuartusII e de instalaço de NIOSII IDE guia e curso
folha de 4 dados principal da microplaqueta e o modelo da simulaço (língua de Verilog HDL a descrever)

Desenvolvimento [do exemplo]
·Algoritmo da descodificaço BASE64
Codificaço Base64
Base64 é a rede a mais comum para a transmisso de 8Bit uma codificaço do código do byte, nós pode ver RFC2045 ~ RFC2049, MIMICAM acima das especificações detalhadas.
8Bit Base64 exigidos de cada três bytes em quatro bytes 6Bit (3 * 8 = 4 * 6 = 24), e adicionam ento outros dois 6Bit altos 0, 8Bit composto de quatro bytes, que é que a teoria convertida da corda será mais longa do que o 1 original/3.
O projeto é terminado o algoritmo da descodificaço BASE64 dos procedimentos do projeto e da verificaço de FPGA.

·Por aquisiço de dados
FPGA internamente gerou a origem de dados, programa do anfitrio-lado para responder ao carto do pci emitido pelo sinal da interrupço, o hardware nos dados é transferido placa do anfitrio, e os dados correspondentes so indicados na relaço e nos quadros de dados recebidos. Receberá os dados ao disco para ver.

Experimenta um famoso do diodo emissor de luz do controle no-PCI
Experiência II SDRAM, captaço do PCI sem
A experiência 3 PCI-baseou o famoso do diodo emissor de luz
A experiência 4 PCI-baseou a fonte da transmisso de dados
A experiência 5 SDRAM PCI-baseou a aquisiço