

Add to Cart
DS1230Y-150 + 256k Nonvolatile SRAM SS substitui o IC do módulo de RAM
CARACTERÍSTICAS
10 anos de retenço mínima de dados na ausência de energia externa
Os dados so protegidos automaticamente durante a perda de energia
Substitui 32k x 8 RAM estática volátil, EEPROM ou memória Flash
Ciclos de gravaço ilimitados
CMOS de baixa potência
Ler e gravar tempos de acesso em até 70 ns
A fonte de energia de lítio é eletricamente desconectada para manter o frescor até que a energia seja aplicada pela primeira vez
Faixa de operaço VCC ± 10% total (DS1230Y)
Opcional ± 5% de faixa de operaço VCC (DS1230AB)
Faixa de temperatura industrial opcional de -40 ° C a + 85 ° C, designada IND
Pacote DIP padro de 28 pinos JEDEC
Novo pacote do PowerCap Module (PCM)
- Módulo montável diretamente na superfície
- snap substituível
-em PowerCap fornece bateria de backup de lítio
- Pinagem padronizada para todos os produtos SRAM no voláteis
- O recurso de desprendimento no PowerCap permite a remoço fácil usando uma chave de fenda comum
DESCRIÇO DO PIN
A0 - A14 - Entradas de endereço
DQ0 - DQ7 - entrada de dados / saída de dados
CE - Ativar Chip
WE - Habilitar gravaço
OE - Habilitar saída
VCC - Potência (+ 5V)
GND - terra
NC - sem conexo
DESCRIÇO
As SRAMs no voláteis DS1230 256k so SRAMs no voláteis de 262.144 bits, totalmente estáticas, organizadas como 32.768 palavras por 8 bits.
Cada NV SRAM tem uma fonte de energia de lítio independente e circuito de controle que monitora constantemente o VCC para uma condiço fora da tolerncia.
Quando tal condiço ocorre, a fonte de energia de lítio é ligada automaticamente e a proteço contra gravaço é habilitada incondicionalmente para evitar corrupço de dados.
Os dispositivos DS1230 do pacote DIP podem ser usados no lugar de 32k x 8 RAMs estáticas diretamente em conformidade com o popular padro DIP de 28 pinos em todo o byte.
Os dispositivos DIP também correspondem pinagem de 28.256 EEPROMs, permitindo a substituiço direta enquanto aprimora o desempenho. Os dispositivos DS1230 no pacote do Low Profile Module so projetados especificamente para aplicações de montagem em superfície.
No há limite no número de ciclos de gravaço que podem ser executados e nenhum circuito de suporte adicional é necessário para a interface do microprocessador.
MODO DE LEITURA
Os dispositivos DS1230 executam um ciclo de leitura sempre que WE (Write Enable) está inativo (alto) e CE (Chip Enable) e OE (Output Enable) esto ativos (baixo).
O endereço exclusivo especificado pelas 15 entradas de endereço (A0 - A14) define qual dos 32.768 bytes de dados deve ser acessado. Os dados válidos estaro disponíveis para os oito drivers de saída de dados no tACC (tempo de acesso) após o último sinal de entrada do endereço ser estável, desde que os tempos de acesso CE e OE (habilitaço de saída) também sejam atendidos.
Se os tempos de acesso de OE e CE no forem satisfeitos, o acesso de dados deve ser medido a partir do sinal de ocorrência posterior (CE ou OE) e o parmetro de limitaço é tCO para CE ou TOE para OE em vez de acesso ao endereço.
MODO DE ESCRITA
Os dispositivos DS1230 executam um ciclo de gravaço sempre que os sinais WE e CE estiverem ativos (baixo) depois que as entradas de endereço estiverem estáveis. A borda descendente posterior do CE ou WE determinará o início do ciclo de gravaço.
O ciclo de gravaço é terminado pela borda de subida anterior de CE ou WE. Todas as entradas de endereço devem ser mantidas válidas durante todo o ciclo de gravaço.
NÓS devemos retornar ao estado alto por um tempo mínimo de recuperaço (tWR) antes que outro ciclo possa ser iniciado. O sinal de controle OE deve ser mantido inativo (alto) durante os ciclos de gravaço para evitar a contenço do barramento.
No entanto, se os drivers de saída estiverem ativados (CE e OE ativos), ento WE desativará as saídas em tODW de sua borda descendente.
PARMETRO | SÍMBOLO | MIN | TYP | MAX | UNIDADES | NOTAS |
Tenso de Alimentaço DS1230AB | V CC | 4,75 | 5,0 | 5,25 | V | / |
Tenso da Fonte de Alimentaço DS1230Y | V CC | 4,5 | 5,0 | 5,5 | V | |
Lógica 1 | VIH | 2,2 | VCC | V | ||
Lógica 0 | VIL | 0,0 | 0,8 | V |