

Add to Cart
O BRAÇO AT91 Polegar-baseou microcontroladores
Características
• 400 processador do megahertz ARM926EJ-S™ ARM® Thumb®
– Esconderijo de 32 dados dos KBytes, esconderijo de uma instruço de 32 KBytes, MMU
• Memórias – DDR2 banco DDR2/LPDDR do controlador 4, SDRAM/LPSDR
– Relaço de ônibus externo que apoia 4 o banco DDR2/LPDDR,
SDRAM/LPSDR, memórias estáticas, CompactFlash, flash de SLC NAND com CCE
– Um 64-KByte SRAM interno,
acesso do único-ciclo na velocidade do sistema
ou velocidade de processador através da relaço de TCM
– Uma ROM 64-KByte interna, encaixando a rotina de tira de bota
• Periféricos
– O controlador do LCD que apoia STN e TFT indica até 1280*860
– ITU-R BT. 601/656 de relaço do sensor da imagem
– Alta velocidade do dispositivo de USB, alta velocidade do anfitrio de USB
e velocidade máxima do anfitrio de USB com transceptor de OnChip
– 10/100 de controlador do MAC dos ethernet de Mbps
– Dois anfitriões do carto de memória de alta velocidade (SDIO, SDCard, MMC)
– AC'97 controlador – duas relações periféricas de série do mestre/escravo
– Temporizador de 32 bits/contadores de dois Três-canais
– Dois controladores de série síncronos (modo de I2S)
– controlador de 16 bits do Quatro-canal PWM
– Duas relações do Dois-fio
– Quatro USARTs com ISO7816, IrDA, Manchester e modos de SPI
– 8 bocado CAD do canal 10 com apoio do tela táctil de 4 fios
Descriço
O ARM926EJ-S baseou as características AT91SAM9G45 a combinaço frequentemente exigida de funcionalidade da interface de usuário e conectividade alta da taxa de dados, incluindo o controlador do LCD, écran sensível resistive, relaço da cmera, áudio, ethernet 10/100 e USB e SDIO de alta velocidade. Com o processador que corre em 400MHz e em periféricos múltiplos da taxa de dados de 100+ Mbps, o AT91SAM9G45 tem o desempenho e a largura de banda rede ou aos suportes de memória locais para fornecer uma experiência adequada do usuário.
O AT91SAM9G45 apoia a geraço a mais atrasada relações da memória Flash de DDR2 e de NAND para o armazenamento de dados do programa e. Uma arquitetura interna do ônibus de uma multi-camada de 133 megahertz associou com os 37 canais de acesso direto da memória, uma relaço de ônibus externo dupla e distribuiu a memória que inclui uns 64 - o KByte SRAM que pode ser configurado como uma memória firmemente acoplada (TCM) sustenta a largura de banda alta exigida pelo processador e pelos periféricos de alta velocidade.
A operaço 1.8V ou 3.3V do apoio de I/Os, que so independentemente configuráveis para a relaço da memória e o I/Os periférico. Esta característica elimina completamente a necessidade para todos os deslocadores nivelados externos. Além apoia 0,8 pacotes do passo da bola para a fabricaço do PWB do baixo custo. O controlador da gesto do poder AT91SAM9G45 caracteriza bloquear eficiente do pulso de disparo e um consumo de potência de minimizaço da seço do backup de bateria em modos ativos e espera.
Após um poder de VDDBU na restauraço, a configuraço de defeito é RCEN = 1, OSC32EN = 0 e OSCSEL = 0 permitindo que o sistema comece no oscilador interno de RC. Os controles do programador pelo software o interruptor lento do pulso de disparo e assim devem tomar precauções durante a fase do interruptor.