

Add to Cart
Características
• Regulador complacente do NÚCLEO de IMVP-IV™
• Converso de poder monofásica
• Detecço atual “sem perda” para a eficiência melhorada e a área reduzida da placa
- Resistor discreto opcional do sentido da corrente de preciso
• Movimentaço da porta e diodo internos da tira de bota
• Tenso Regulatin do NÚCLEO da preciso
- 0,8% temperaturas excessivas da preciso de sistema
• entrada da identificaço da tenso do microprocessador 6-Bit
• “Inclinaço programável” e de tenso do NÚCLEO taxa de pntano a cumprir com a especificaço de IMVP-IV™
• Modo descontínuo de operaço para o modo de sono profundo e mais profundo claro aumentado da eficiência de carga dentro
• Relaço direta com lógica de sistema
(STP_CPU e DPRSLPVR) para o modo de sono profundo e mais profundo de operaço
• Tenso facilmente programável Setpoints para a “bota inicial”, o sono profundo e os modos de sono mais profundo
Descriço
ISL6218 o controle monofásico IC do fanfarro PWM, com o meio motorista integrado da porta da ponte, fornece um sistema do regulamento de tenso da preciso para os microprocessadores avançados do Pentium-m nos laptop. Este controle IC igualmente caracteriza a reaço da tenso de entrada e o controle atual do modo da média para a resposta dinmica excelente, corrente “sem perda” que detectam usando MOSFET RDS (SOBRE), e frequências de comutaço selecionáveis do usuário de 250kHz a 500kHz pela fase
O ISL6218 inclui um conversor numérico-analógico de 6 bocados (DAC) que ajuste dinamicamente a tenso da saída do NÚCLEO PWM de 0.700V a 1.708V nas etapas 16mV, e conforma-se especificaço móvel de Intel IMVP-IV™ VID. O ISL6218 igualmente tem as entradas da lógica para selecionar o modo de sono ativo, profundo e de sono mais profundo de operaço. Uma referência da preciso, uma detecço remota e uma arquitetura proprietária com “inclinaço compensada processador-modo integrada” fornecem o regulamento de tenso estático e dinmico excelente do NÚCLEO.
Uma outra característica do controlador de ISL6218 IC é o circuito de atraso interno de PGOOD que mantém o pino de PGOOD baixo para 3ms a 12ms após o VCCP e reguladores de VCC_MCH esto dentro do regulamento. Este sinal de PGOOD é mascarado durante mudanças de VID. A sobretenso e o undervoltage da saída so monitorados e resultado no conversor que trava fora e sinal de PGOOD que está a um ponto baixo guardado.
Informaço pedindo
NÚMERO DA PEÇA | MARCAÇO DA PARTE | Temperatura. ESCALA (°C) | PACOTE | DWG # |
ISL6218CV* | ISL 6218CV | -10 a +85 | 38 Ld TSSOP | M38.173 |
ISL6218CVZ* (nota) | ISL 6218CVZ | -10 a +85 | 38 Ld TSSOP (Pb-livre) | M38.173 |
ISL6218CVZA* (nota) | ISL 6218CVZ | -10 a +85 | 38 Ld TSSOP (Pb-livre) | M38.173 |
ISL6218CRZ* (nota) | ISL62 18CRZ | -10 a +85 | 40 Ld 6x6 QFN (Pb-livres) | L40.6x6 |
Avaliações máximas absolutas
Tenso de fonte VDD, VDDP…………………. -0,3 a +7V
Tenso da bateria, VBAT…………………………. +25V
Boot1 e UGATE1……………………………. +33V
Phase1 e ISEN1……………………………. +28V
Boot1 no que diz respeito a Phase1……………………. +6.5V
UGATE1. ………………. (Phase1 - 0.3V) a (Boot1 + 0.3V)
Todos pinos restantes……………………. -0.3V a (VDD + 0.3V)
Condições operacionais recomendadas
Tenso de fonte, VDD, VDDP…………………. +5V ±5%
Tenso da bateria, VBAT……………………. +5.6V a 21V
Temperatura ambiental. …………………. - 10°C a +85°C
Temperatura de junço…………………. - 10°C a +125°C