

Add to Cart
74HC00; 74HCT00
Porta de NAND entrada do quadrilátero 2
CARACTERÍSTICAS
• Cumpre com o padro no 8-1A de JEDEC
• Proteço do ESD:
HBM EIA/JESD22-A114-A excede 2000 V
O milímetro EIA/JESD22-A115-A excede 200 V
• Especificado de −40 ao °C +85 e de −40 a +125 °C.
DESCRIÇO
Os 74HC00/74HCT00 so dispositivos de alta velocidade do CMOS da
Si-porta e so pino compatível com baixa potência Schottky TTL
(LSTTL). So especificados em conformidade com o padro no 7A de
JEDEC.
Os 74HC00/74HCT00 fornecem a funço entrada 2 do NAND.
DADOS DE REFERÊNCIA RÁPIDA
TERRA = 0 V; Tamb = °C 25; tr = tf = 6 ns.
SÍMBOLO | PARMETRO | CIRCUNSTNCIAS | TÍPICO | UNIDADE | |
74HC00 | 74HCT00 | ||||
tPHL/tPLH | nA do atraso de propagaço, N.B. ao nY | CL = 15 PF; VCENTÍMETRO CÚBICO = 5 V | 7 | 10 | ns |
CMIM | capacidade da entrada | 3,5 | 3,5 | PF | |
PALÁDIODE C | capacidade da dissipaço de poder pela porta | notas 1 e 2 | 22 | 22 | PF |
Notas
1. Opaládiode C é usado para determinar a dissipaço de poder dinmica (PD no µW).
Pcentímetro cúbico do × fdo × V dopaládiodeD = de C2mim × N + Σ (CLcentímetro cúbico do × fo do × V2) onde:
fmim = frequência entrada no megahertz;
fo = frequência output no megahertz;
CL = capacidade output da carga no PF;
V tenso docentímetro cúbico = de fonte nos volts;
Saídas do interruptor da carga de N = de total;
Σ (× FO do × VCC2 do CL) = soma das saídas.
2. Para 74HC00 a circunstncia é Vmim = terra a Vcentímetro cúbico.
Para 74HCT00 a circunstncia é Vmim = terra ao − 1,5 V. de Vcentímetro cúbico.
Configuraço de Pin Fig.1 DIP14, SO14 e (T) SSOP14.
Configuraço de Pin Fig.2 DHVQFN14.
Diagrama de lógica Fig.3 (uma
porta).
Diagrama da funço Fig.4.
Símbolo de lógica do IEC Fig.5.