TMS320C6678CYP IC eletrônico lasca o processador de sinal fixo e flutuante Multicore de Digitas

Número do modelo:TMS320C6678CYP
Lugar de origem:fábrica original
Quantidade de ordem mínima:1pcs
Termos do pagamento:T / T, Western Union, Paypal
capacidade de fornecimento:500pcs
Tempo de entrega:1 dia
Contate

Add to Cart

Dos Estados-Site
Shenzhen Guangdong China
Endereço: Distrito de construção de B-9P/10N Duhui 100 Futian, Shenzhen, China
Fornecedor do último login vezes: No 25 Horas
Detalhes do produto Perfil da empresa
Detalhes do produto

 

TMS320C6678

Processador de sinal fixo e flutuante Multicore de Digitas

 

Características

• Oito subsistemas do núcleo de TMS320C66x™ DSP (C66x CorePacs), cada um com

  – 1,0 gigahertz ou 1,25 gigahertz núcleo fixado/flutuante de C66x do processador central

    › 40 GMAC/Core para ponto fixo @ 1,25 gigahertz

    › 20 GFLOP/Core para a vírgula flutuante @ 1,25 gigahertz

  – Memória

    byte L1P do› 32K pelo núcleo

    byte L1D do› 32K pelo núcleo

    byte L2 local do› 512K pelo núcleo

• Controlador Multicore (MSMC) da memória compartilhada

  – memória de 4096KB MSM SRAM compartilhada por oito DSP C66x CorePacs

  – Unidade da proteço de memória para MSM SRAM e DDR3_EMIF

 

• Navegador Multicore

  – 8192 filas de múltiplos propósitos do hardware com gerente de fila

  – Acesso direto da memória Pacote-baseado para transferências das Zero-despesas gerais

• Co-processador da rede

  – O acelerador do pacote permite o apoio para

    Avio de transporte IPsec do›, GTP-U, SCTP, PDCP

    Plano PDCP do usuário do› L2 (RoHC, cálculo do ar)

    taxa de transferência da Fio-velocidade do› 1-Gbps em 1,5 por segundo de MPackets

  – O motor do acelerador da segurança permite o apoio para

    › IPSec, SRTP, 3GPP, relaço de ar de WiMax, e segurança de SSL/TLS

    BCE DO›, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES,

      Kasumi, NEVE 3G, SHA-1, SHA-2 (256-bit mistura), MD5

    › Até a velocidade da criptografia de 2,8 Gbps

 

• Periféricos

  – Quatro pistas de SRIO 2,1

    operaço de GBaud do› 1.24/2.5/3.125/5 apoiada pela pista

    Os apoios do› dirigem I/O, passagem da mensagem

    O› apoia quatro 1×, dois 2×, um 4×, e dois 1× + configurações de uma relaço 2×

  – PCIe Gen2

    Único porto do› que apoia 1 ou 2 pistas

    O› apoia até 5 GBaud pela pista

  – Hiperlink

    O› apoia conexões a outros dispositivos trapezoides da arquitetura que fornecem a escalabilidade do recurso

    O› apoia até 50 Gbaud

  – Subsistema do interruptor de Gigabit Ethernet (GbE)

    Portos do› dois SGMII

    O› apoia 10/100/1000 de operaço de Mbps

  – relaço DDR3 64-bit (DDR3-1600)

    espaço de memória endereçável do byte do› 8G

  – EMIF de 16 bits

  – Duas portas de série das telecomunicações (TSIP)

    O› apoia 1024 DS0s por TSIP

    O› apoia 2/4/8 das pistas em 32.768/16.384/8.192 Mbps pela pista

  – Relaço de UART

  – Relaço de I2 C

  – 16 pinos de GPIO

  – Relaço de SPI

  – Módulo do semáforo

  – Dezesseis temporizadores 64-bit

  – Três Em-microplaqueta PLLs

• Temperatura comercial:

  – 0°C a 85°C

• Temperatura prolongada:

  – - 40°C a 100°C

 

1,1 arquitetura da peça fundamental

A arquitetura Multicore trapezoide do TI fornece uma estrutura do elevado desempenho integrando o RISC e os núcleos de DSP com co-processadores e o I/O. característicos da aplicaço Peça fundamental so os primeiros de seu tipo que fornece a largura de banda interna adequada para o acesso nonblocking a todos os núcleos, periféricos, co-processadores, e I/o. de processamento. Isto é conseguido com quatro elementos principais do hardware: Navegador Multicore, TeraNet, controlador Multicore da memória compartilhada, e hiperlink.

 

O navegador Multicore é um gerente pacote-baseado inovativo esse controles 8192 filas. Quando as tarefas so atribuídas s filas, o navegador Multicore fornece a expediço hardware-acelerada que dirige tarefas ao hardware disponível apropriado. O sistema pacote-baseado em uma microplaqueta (SoC) usa a capacidade dois Tbps do recurso central comutado TeraNet aos pacotes do movimento. O controlador Multicore da memória compartilhada permite o processamento de núcleos para alcançar a memória compartilhada diretamente sem selecionar da capacidade de TeraNet, assim que o movimento do pacote no pode ser obstruído pelo acesso de memória.

 

O hiperlink fornece uma interconexo do microplaqueta-nível 50-Gbaud que permita que SoCs trabalhe em tandem. Suas despesas gerais do baixo-protocolo e taxa de transferência alta fazem a hiperlink uma relaço ideal para interconexões da microplaqueta--microplaqueta. Trabalhando com navegador Multicore, o hiperlink despacha tarefas aos dispositivos em tandem transparentemente e executa tarefas como se esto correndo em recursos locais.

 

 

 

 

Oferta conservada em estoque (venda quente)

Número da peça.TipoQtyPacoteD/C
IS61WV102416BLL-10MLIISSI2000BGA48NOVO
IS62C256AL-45ULIISSI2600SOP28NOVO
CPC1230NIXYS8190SOP4NOVO
JM20329-LGCA3EJMICRON1000QFP48NOVO
KID65783AP/PNKEC16320DIP18NOVO
KID65783AP/PNKEC5750DIP18NOVO
GAL22V10B-10LPESTRUTURA1000DIP24NOVO
GAL16V8B-7LPESTRUTURA624DIP20NOVO
ISPLSI2032A-135LT44ESTRUTURA1300QFP44NOVO
GMS97C51LGS1783MERGULHONOVO
LTV4N35LITEON8680DIP6NOVO
LTV-817X-BLITEON7800DIP4NOVO
CNY17F-4LITEON4675DIP6NOVO
H11D1SLITEON2630SOP6NOVO
LTV-817X-CLITEON2000DIP4NOVO
LTV-1008-TP-GLITEON108000sop4NOVO
LTV-1008-TP-GLITEON16688SOP4NOVO
LTV-356T-A-GLITEON1110SOP4NOVO
LTV-817M-FLITEON35000MERGULHONOVO
CNY17-1LITEON3500DIP6NOVO
LTV-357T-BLITEON3127SOP4NOVO
LTV-817M-FLITEON15775DIP4NOVO
CNY17F-2MLITEON3000DIP6NOVO
H11A2S LITEON3800SOP6NOVO
H11A1SLITEON1495SMD6NOVO
H11A5LITEON1734DIP6NOVO
MOC3052SLITEON2218SOP6NOVO
LTV-815S LITEON3720SOP4NOVO
LTV-357T-ALITEON6000SOP4NOVO
LTV217TP1B-V-G-APLITEON8060SOP4NOVO

 

 

 

 

China TMS320C6678CYP IC eletrônico lasca o processador de sinal fixo e flutuante Multicore de Digitas supplier

TMS320C6678CYP IC eletrônico lasca o processador de sinal fixo e flutuante Multicore de Digitas

Inquiry Cart 0