
Add to Cart
XC2S50E-6TQ144C so deInventário de fábrica, por favor verifique suas demandas e por
favor entre em contato conosco com o preço alvo.
Especificações de XC2S50E-6TQ144C
| Tipo | Descriço |
| Categoria | Circuitos integrados (CI) |
| Incorporado | |
| FPGAs (Field Programmable Gate Array) | |
| Mfr | AMD |
| Série | Spartan®-IIE |
| Pacote | Caixa |
| Número de LAB/CLB | 384 |
| Número de elementos/células lógicas | 1728 |
| Total de bits de RAM | 32768 |
| Número de entradas e saídas | 102 |
| Número de Portões | 50000 |
| Voltagem - Fornecimento | 1.71V ~ 1.89V |
| Tipo de montagem | Montagem de superfície |
| Temperatura de funcionamento | 0°C ~ 85°C (TJ) |
| Embalagem / Caixa | 144-LQFP |
| Pacote de dispositivos do fornecedor | 144-TQFP (20x20) |
| Número do produto de base | XC2S50E |
Características doXC2S50E-6TQ144C
•Tecnologia de substituiço ASIC de segunda geraço
-Densidades de até 15.552 células lógicas com até600,000 portas do sistema
-Características simplificadas baseadas no Virtex®
- E FPGAArquitetura-Imunidade no sistemaReprogramável
-Preço muito baixo-Tecnologia de 0,15 micrões eficiente
•Características a nível do sistema
-Memória hierárquica SelectRAMTM:
·16 bits/LUT RAM distribuída
·RAM de bloco de duas portas de 4K-bit configurável
·Interfaces rápidas para RAM externa
-Compatibilidade total com a PCI de 3,3 V a 64 bits a 66 MHz eCompatível com o CardBus
-Arquitetura de roteamento segmentada de baixa potência
-Lógico de transporte dedicado para aritmética de alta velocidade
-Apoio a multiplicadores eficientes
-Cadeia em cascata para largura
- funções de entrada
-Registros/braços abundantes com activar, definir, redefinir
-Quatro DLLs dedicados para controle avançado do relógio
·Eliminar o atraso da distribuiço do relógio
·Multiplicar, dividir ou mudar de fase-Quatro primáriosbaixa
- inclinado.globalrelógiodistribuiçoredes
-Lógica de varredura de limites compatível com o IEEE 1149.1
•E/S e embalagens versáteis
-Opções de pacotes sem Pb
-Baixo
- pacotes de custos disponíveis em todas as densidades
-Impresso familiar comparativaility em embalagens comuns
-19 normas de interface de alto desempenho·O valor do produto no deve exceder 50% do valor do produto.·O sistema deve ser equipado com um sistema de controlo de tenso de saída (CTS) de alta preciso.
-Até 205 pares de I/O diferenciais que podem ser inseridos,saída, ou bidireccional
-Intercmbio de entrada/saída (compactPCI friendly)
•Núcleo lógico alimentado a 1,8 V e I/O alimentados a 1,5 V,2.5V ou 3.3V
•Totalmente suportado pelo poderoso Xilinx®ISE®desenvolvimentosistema
-Cartografia, posicionamento e roteamento totalmente automáticos
-Integrado com as ferramentas de entrada e verificaço do projeto
-Biblioteca IP extensa, incluindo funções DSP eProcessadores moles
Família Spartan-IIE em comparaço com Spartan-IIFamília
•Maior densidade e mais E/S
•Maior desempenho
•Pinouts únicos em embalagens rentáveis
•sinalizaço diferencial-LVDS, LVDS de autocarro, LVPECL
• VCCINT= 1,8 V- Baixa potência.-Tolerncia de 5 V com resistência externa-Tolerncia de 3 V directamente
•Os buffers de entrada PCI, LVTTL e LVCMOS2 alimentados porVCCOem vez de VCCINT
•Fluxo de bits único maior
Classificações ambientais e de exportaço deXC2S50E-6TQ144C
| Atributo | Descriço |
| Estatuto da RoHS | No conformes com a RoHS |
| Nível de sensibilidade humidade (MSL) | 3 (168 horas) |
| Estatuto REACH | REACH No afectado |
| Nomenclatura | EAR99 |
| HTSUS | 8542.39.0001 |