PCI IC programável Chip Original XCR3128-12VQ100I Macrocell CPLD

Detalhe rápido:
XCR3128: 128 Macrocell CPLD
Descriço:
O XCR3128 CPLD (dispositivo de lógica programável complexo) é o terço em uma família de CoolRunner® CPLDs de Xilinx. Estes dispositivos combinam o poder de alta velocidade e zero 128 em um macrocell CPLD. Com a técnica de projeto de FZP, o XCR3128 oferece velocidades verdadeiras do pino--pino de 10 ns, ao simultaneamente entregar o poder que é menos do µA 100 no apoio sem a necessidade para ‘turbocompressor-bocados’ ou outros esquemas do poder-para baixo. Substituindo métodos convencionais do amplificador do sentido para executar termos do produto (uma técnica que foi usada em PLDs desde a era bipolar) com uma corrente conectada de portas puras do CMOS, o poder dinmico é igualmente substancialmente mais baixo do que todo o CPLD de competência. Estes dispositivos so o primeiro TotalCMOS PLDs, porque usam uma tecnologia de processamento do CMOS e a técnica de projeto completa patenteada do CMOS FZP. Para as aplicações 5V, Xilinx igualmente oferece o XCR5128 de alta velocidade CPLD que ofertas estas características em uma aplicaço 5V completa.
O Xilinx FZP CPLDs utiliza a arquitetura patenteada de XPLA (disposiço de lógica programável prolongada). A arquitetura de XPLA combina as melhores características do tipo estruturas do PLA e do AMIGO para entregar a alta velocidade e a atribuiço flexível da lógica que conduz capacidade superior para fazer mudanças de projeto com pinouts fixos. A estrutura de XPLA em cada bloco da lógica fornece um trajeto rápido do AMIGO de 10 ns os cinco termos dedicados do produto pela saída. Este trajeto do AMIGO é juntado por uma estrutura adicional do PLA que distribua uma associaço de 32 termos do produto a um inteiramente programável OU pela disposiço que pode atribuir os termos do produto do PLA a toda a saída no bloco da lógica. Esta combinaço permite que a lógica seja atribuída eficientemente durante todo o bloco da lógica e apoia o tanto como como 37 termos do produto em uma saída. A velocidade com que a lógica é atribuída da disposiço do PLA a uma saída é somente 2,5 ns, apesar do número de termos do produto do PLA usou-se, que resultados em tPD do pior caso de ns somente 12,5 de algum pino a algum outro pino. Além, a lógica que é comum s saídas múltiplas pode ser colocada em um único termo do produto do PLA e compartilhou através das saídas múltiplas através do OU da disposiço, aumentando eficazmente a densidade do projeto.
Os XCR3128 CPLDs so apoiados por ferramentas do CAE do padro do setor (cadência/OrCAD, lógica do Exemplar, mentor, Synopsys, Synario, Viewlogic, e Synplicity), usando o texto (ABEL, VHDL, Verilog) e/ou a entrada esquemática. A verificaço do projeto usa simuladores do padro do setor para a simulaço funcional e cronometrando. O desenvolvimento é apoiado no computador pessoal, no Sparc, e nas plataformas de HP. Caber do dispositivo usa uma ferramenta desenvolvida Xilinx, XPLA profissional (disponível no site de Xilinx).
Aplicações:
• O primeiro TotalCMOS™ PLD da indústria - projeto e tecnologias de processamento do CMOS
• A técnica de projeto rápida do poder zero (FZP™) fornece o ultra-baixo poder e a alta velocidade mesma
• IEEE 1149,1 complacente, capacidade dos testes de JTAG
- Quatro relaço do pino JTAG (TCK, TMS, TDI, TDO)
- Controlador da TORNEIRA de IEEE 1149,1
- Os comandos de JTAG incluem: Desvio, amostra/Preload, Extest, Usercode, Idcode, HighZ
• 3.3V, Em-sistema programável (ISP) usando a relaço de JTAG
- geraço do supervoltage da Em-microplaqueta
- Os comandos do ISP incluem: Permita, apague, programe,
Verifique
- Apoiado por plataformas de programaço múltiplas do ISP
• Atrasos de alta velocidade do pino--pino de 10 ns
• Ultra-baixo poder estático menos do µA de 100
• 100% routable com utilizaço 100% quando todos os pinos e todos os macrocells forem fixados
• Modelo cronometrando determinística que é extremamente simples de usar
• Quatro pulsos de disparo disponíveis
• Polaridade programável do pulso de disparo em cada macrocell
• Apoio para cronometrar assíncrono
• A arquitetura inovativa de XPLA™ combina de alta velocidade com a flexibilidade extrema
• 1000 os ciclos apagam/programas garantidos
• 20 anos de retenço dos dados garantiram
• Lógica expansível a 37 termos do produto
• PCI complacente
• Processo avançado de 0.5µ E2CMOS
• O bocado da segurança impede o acesso no autorizado
• Entrada e verificaço do projeto usando o padro do setor e as ferramentas de Xilinx CAE
• Programadores de utilizaço Reprogrammable do dispositivo do padro do setor
• A estrutura inovativa do termo do controle fornece termos da soma ou termos do produto em cada lógica para obstruir para:
- Amortecedor programável de 3 estados
- O macrocell assíncrono registra o pré-ajuste/restauraço
- O pino global programável de 3 estados facilita a “cama de pregos” que testam sem usar recursos da lógica
- Disponível em pacotes de PLCC, de VQFP, e de PQFP
- Disponível em categorias comerciais e industriais
Especificações: