Lógica programável CI 209 de M2GL005-FGG484I 719872 6060 484-BGA
Number modelo:M2GL005-FGG484I
Quantidade de ordem mínima:50pcs
Capacidade da fonte:1000000 unidades
Número de Elementos Lógicos:6060 LE
Número de E/S:I/O 209
Tensão de alimentação - Mín.:1,14 V
Contate
Add to Cart
Fornecedor verificado
Shenzhen China
Endereço:
Room 3001-2, Tower A, World Trade Plaza, No. 9 Fuhong Road, Futian District, Shenzhen
Fornecedor do último login vezes:
No 23 Horas
Detalhes do produto
Perfil da empresa
Detalhes do produto
Disposiço de porta programável do campo de M2GL005-FGG484I IGLOO2 (FPGA) IC 209 719872 6060 484-BGA
Disposições de porta Campo-programáveis da tecnologia IGLOO®2 do microchip (FPGAs)
As disposições de porta Campo-programáveis da tecnologia IGLOO®2 do microchip (FPGAs) so ideais para funções de uso geral tais como Gigabit Ethernet ou planos duplos do controle do PCI Express®, construindo uma ponte sobre funções, entrada/saída (I/O) expanso e converso, vídeo/processamento de imagens, administraço de sistemas, e conectividade segura. So usados nas aplicações para os mercados das comunicações, industriais, médicos, da defesa e da aviaço.A arquitetura IGLOO2 oferece até a contagem da porta 3.6x executada com a tela da tabela de consulta de 4 entradas (LUT) com leva correntes, dando o desempenho 2x, e inclui opções e mathblocks encaixados múltiplos da memória para o tratamento dos sinais digital (DSP). De alta velocidade de série relaço incluem PCI para expressar (PCIe), 10 Gbps acessório unidade relaço sublayer prolongado) (de XAUI/XGMII (XGXS), mais a serializaço/comunicaço nativas do deserialization (SerDes), quando os dados dobro avaliarem 2 (DDR2) controladores da memória /DDR3 fornecem relações da memória de alta velocidade.
CARACTERÍSTICAS
- FPGA de capacidade elevada
- 4 a entrada eficiente LUTs com leva correntes para de capacidade elevada e a baixa potência
- Até 236 blocos do duplo-porto 18KBit SRAM (grande SRAM) com desempenho 400MHz síncrono (512 x 36, 512 x 32, 1KBit x 18, 1KBit x 16, 2KBit x 9, 2KBit x 8, 4KBit x 4, 8KBit x 2, ou 16KBit x 1)
- Até 240 blocos do três-porto 1KBit SRAM com 2 leem portos e 1 escreve o porto (micro SRAM)
- DSP de capacidade elevada
- Até 240 mathblocks rápidos com multiplicaço 18 x 18 multiplicaço assinada 17, x 17 sem assinatura e acumulador mordido 44
- Relações de série de alta velocidade
- Até 16 pistas de SerDes, cada um que apoia:
- Extenso de XGXS/XAUI (para executar 10 uma relaço dos ethernet PHY dos Gbps (XGMII))
- A relaço nativa de EPCS SerDes facilita a aplicaço do rapidIO de série na tela ou uma relaço de SGMII a um MAC macio dos ethernet
- O PCI expressa o controlador do valor-limite (de PCIe)
- núcleo expresso do PCI da pista x1, x2, e x4
- Até o tamanho máximo da carga útil 2KBytes
- Relações da memória de alta velocidade
- Até 2 controladores de alta velocidade da memória de DDRx
- HPMS RDA (MDDR) e controladores da RDA da tela (FDDR)
- Apoios LPDDR/DDR2/DDR3
- Taxa de pulso de disparo 333MHz máxima
- SECDED permitem/característica da inutilizaço
- Apoia os vários modos da largura do ônibus da GOLE, x8, x9, x16, x18, x32, e x36
- Comando dos apoios que requisita novamente para aperfeiçoar a eficiência da memória
- Dados que requisitam novamente, palavra crítica de retorno dos apoios primeiramente para cada comando
- Apoio de SDRAM através de um controlador macio da memória de SDRAM
- Até 2 controladores de alta velocidade da memória de DDRx
- Subsistema de capacidade elevada da memória
- 64KB encaixou SRAM (o eSRAM)
- Até 512KB memória permanente encaixada (eNVM)
- Um SPI/COMM_BLK
- Ponte da RDA (2 ponte de proteço dos dados de porto R/W memória da RDA) com relaço 64-bit de AXI
- No-obstruço, matriz do ônibus da multi-camada AHB permitindo o esquema do multi-mestre que apoia 5 mestres e 7 escravos
- Duas relações de AHB/APB tela de FPGA (mestra/escravo capaz)
- Dois controladores de acesso direto da memória para offload
transações dos dados
- acesso direto da memória periférico do 8-canal (PDMA) para transferência de dados entre periféricos de HPMS e memória
- Acesso direto da memória de capacidade elevada (HPDMA) para transferência de dados entre o eSRAM e as memórias da RDA
- Recursos cronometrando
- Fontes do pulso de disparo
- Elevada preciso 32 quilohertz ao oscilador 20MHz de cristal principal
- 1MHz encaixou o oscilador de RC
- 50MHz encaixou o oscilador de RC
- Até 8 circuitos de acondicionamento do pulso de disparo (CCCs) com
o PLLs análogo integrado até 8
- Pulso de disparo da saída com 8 fases de saída e diferença de fase 45° (multiplique/partilha, e as capacidades do atraso)
- Frequência: entrada 1MHz a 200MHz, saída 20MHz a 400MHz
- Fontes do pulso de disparo
- Tenso de funcionamento e I/Os
- tenso do núcleo 1.2V
- usuário I/Os do Multi-padro (MSIO/MSIOD)
- LVTTL/LVCMOS 3.0V (MSIO único)
- LVCMOS 2.0V, 1.5V, 1.8V, e 2.5V
- RDA (SSTL2_1and SSTL2_2)
- Mini-LVDS, e de RSDS padrões diferenciais de LVDS, de MLVDS,
- PCI
- LVPECL (receptor único)
- RDA I/Os (DDRIO)
- RDA, DDR2, DDR3, LPDDR, SSTL2, SSTL18, e HSTL
- LVCMOS 2.0V, 1.5V, 1.8V, e 2.5V
- Número principal do mercado do usuário I/Os com 5G SerDes
- Segurança
- Características de segurança do projeto (disponíveis em todos os
dispositivos)
- Proteço da propriedade intelectual (IP) através das características de segurança originais e dos modelos do uso novos indústria de PLD
- Chave do usuário e carga cifradas do bitstream, permitindo a programaço em lugar menos-confiados
- Certificado do dispositivo da segurança da cadeia de aprovisionamento
- Características aumentadas da anti-calcadeira
- Zeroization
- Características de segurança de dados (disponíveis em dispositivos
superiores)
- gerador mordido aleatório No-determinística (NRBG)
- Serviços criptograficamente do usuário (AES-256, SHA-256, motor criptograficamente da curva elíptica (CCE))
- Registro e regeneraço chaves fisicamente unclonable da funço do usuário (PUF)
- CRI passagem-através da licença do portfólio da patente dos DPA
- Guarda-fogos do hardware que protegem memórias do subsistema do microcontrolador (HPMS)
- Características de segurança do projeto (disponíveis em todos os
dispositivos)
- Confiança
- Única virada do evento (SEU) imune
- Pilhas zero da configuraço de FPGA da FIT
- Temperatura de junço
- 125 °C - temperatura militar
- 100 °C - temperatura industrial
- 85 °C - temperatura comercial
- O erro dobro correto de único erro detecta a proteço (SECDED) no
seguinte:
- Memórias encaixadas (eSRAMs)
- Amortecedor de PCIe
- Controladores da memória da RDA com modos opcionais de SECDED
- Amortecedores executados com as travas resistentes de SEU no
seguinte:
- Pontes da RDA (HPMS, MDDR, e FDDR)
- SPI FIFO
- Verificaço da integridade da MNV em de ligaço inicial e em por encomenda
- Nenhuma memória externo da configuraço exigiu
- Imediato-em, retém a configuraço quando posto fora
- Única virada do evento (SEU) imune
- Baixa potência
- Baixa estática e poder dinmico
- Flash*Freeze (modo de F*F) para a tela
- Poder to baixo como 13mW/Gbps pela pista para dispositivos de SerDes
- Baixa estática e poder dinmico
APLICAÇÕES
- Rádio
- Cabo
- Trabalhos em rede e controle industriais
- A administraço de sistemas
- Rádio seguro
- Defesa e aviaço
DIAGRAMA DE BLOCO
Lógica programável CI 209 de M2GL005-FGG484I 719872 6060 484-BGA
Inquiry Cart
0