Gestão IC PMIC DDR-I do trajeto do poder de LP2998MRX/NOPB & de terminação de DDR-II registro

Gesto IC PMIC DDR-I do trajeto do poder de LP2998MRX/NOPB & de terminaço de DDR-II registro

Características 1

• Orientaço do teste AEC-Q100 com os seguintes resultados (ASSIM PowerPAD-8):

• – Nível H1C da classificaço de HBM ESD do dispositivo

• – Variaço da temperatura da junço – 40°C a 125°C

• 1,35 V VDDQ mínimo

• Fonte e corrente do dissipador

• Baixo offset da tenso da saída

• Nenhum resistor externo exigiu

• Topologia linear

• Suspenda funcionalidade do Ram (ESTREPTOCOCO)

• Baixa contagem componente externo

• Parada programada térmica

2 aplicações

• Tenso da terminaço de DDR1, de DDR2, de DDR3, e de DDR3L

• Infotainment automotivo

• FPGA

• PC industrial/médico

• Terminaço SSTL-18, SSTL-2, e SSTL-3

• Terminaço de HSTL

O regulador LP2998 linear é projetado encontrar especificações de JEDEC SSTL-2 e de JEDEC SSTL-18 para a terminaço da memória DDR-SDRAM e DDR2. O dispositivo igualmente apoia terminaço do ônibus de DDR3 e de DDR3L VTT com minuto de VDDQ de V. 1,35. O dispositivo contém um amplificador operacional de alta velocidade para fornecer a resposta excelente para carregar transeuntes. A fase da saída impede o tiro com o quando que entrega 1,5 uns picos atuais e transientes contínuos até 3 A no pedido como necessário para a terminaço de DDR-SDRAM. O LP2998 igualmente incorpora um pino de VSENSE para fornecer o regulamento superior da carga e uma saída de VREF como uma referência para o chipset e o DIMMs.

Uma característica adicional encontrada no LP2998 é um baixo pino ativo da parada programada (SD) que forneça suspenda funcionalidade de RAM (ESTREPTOCOCO). Quando o SD é baixo puxado a saída de VTT tri estado que fornece uma saída alta da impedncia, mas, VREF permanecerá ativo. Uma vantagem das economias do poder pode ser obtida neste modo através de uma mais baixa corrente quieta.

Informaço do dispositivo