Do campo programável do ICS da lógica de EP3C55F484C8N EP3C55U484I7N disposição de porta programável FPGA - ciclone III 3491 IOs dos laboratórios 327
Number modelo:EP3C40F324C8N
Quantidade de ordem mínima:Contacte-nos
Termos do pagamento:Paypal, Western Union, TT
Capacidade da fonte:50000 partes pelo dia
Prazo de entrega:Os bens serão enviados no prazo de 3 dias receberam uma vez o fundo
Detalhes de empacotamento:QFP
Contate
Add to Cart
Dos Estados-activa
Shenzhen China
Endereço:
Sala 1204, construção internacional de Dingcheng, ZhenHua Road, distrito de Futian, Shenzhen, China.
Fornecedor do último login vezes:
No 48 Horas
Detalhes do produto
Perfil da empresa
Detalhes do produto
Do campo programável do ICS da lógica de EP3C55F484C8N EP3C55U484I7N disposiço de porta programável FPGA - ciclone III 3491 IOs dos laboratórios 327
Arquitetura da família do dispositivo do ciclone III
A família do dispositivo do ciclone III inclui uma característica cliente-definida ajustada que seja aperfeiçoada para aplicações portáteis e oferece uma vasta gama de densidade, de memória, de multiplicador encaixado, e de opções do I/O. A família do dispositivo do ciclone III apoia as relações externos numerosas da memória e os protocolos do I/O que so comuns em aplicações do volume alto. As características de software de Quartus II e os núcleos parameterizable do IP para facilitá-la para que você use as relações e os protocolos da família do dispositivo do ciclone III.
As seguintes seções fornecem uma vista geral das características da família do dispositivo do ciclone III.
Blocos dos elementos de lógica e da disposiço de lógica
O bloco da disposiço de lógica (LABORATÓRIO) consiste em 16 elementos de lógica e em um bloco de controle Laboratório-largo. Um LE é a unidade a menor de lógica na arquitetura da família do dispositivo do ciclone III. Cada LE tem quatro entradas, uma tabela de consulta da quatro-entrada (LUT), um registro, e a lógica da saída. A quatro-entrada LUT é um gerador de funço que possa executar qualquer funço com quatro variáveis.
Blocos de memória
Cada bloco de memória de M9K da família do dispositivo do ciclone III fornece nove Kbits da memória da em-microplaqueta capaz do funcionamento em até 315 megahertz para dispositivos do ciclone III e em até 274 megahertz para dispositivos do ciclone III LS. A estrutura de memória encaixada consiste em colunas dos blocos de memória de M9K que você pode configurar como RAM, primeiramente - dentro/primeiramente - para fora os primeiros-para fora amortecedores (FIFO), ou em ROM. Os blocos de memória da família do dispositivo do ciclone III so aperfeiçoados para aplicações tais como a elevaço durante todo o processamento do pacote, o programa encaixado do processador, e o armazenamento de dados encaixado.
O software de Quartus II permite que você aproveite-se dos blocos de memória de M9K instantiating a memória usando um feiticeiro dedicado do megafunction ou pressupondo a memória diretamente do código fonte de VHDL ou de Verilog.
Único-porto do apoio dos blocos de memória de M9K, duplo-porto simples, e modos de operaço verdadeiros do duplo-porto. o modo do Único-porto e o modo simples do duplo-porto so apoiados para todas as larguras portuárias com uma configuraço de ×1, de ×2, de ×4, de ×8, de ×9, de ×16, de ×18, de ×32, e de ×36. O duplo-porto verdadeiro é apoiado nas larguras portuárias com uma configuraço de ×1, de ×2, de ×4, de ×8, de ×9, de ×16, e de ×18.
Do campo programável do ICS da lógica de EP3C55F484C8N EP3C55U484I7N disposição de porta programável FPGA - ciclone III 3491 IOs dos laboratórios 327
Inquiry Cart
0