

Add to Cart
Figura 6-1. Diagrama de bloco da arquitetura do AVR MCU
A fim maximizar o desempenho e o paralelismo, o AVR usa uma arquitetura de Harvard – com memórias separadas e ônibus para o programa e os dados. As instruções na memória do programa so executadas com um encanamento de uma só camada. Quando uma instruço for executada, a instruço seguinte pre-é buscada da memória do programa. Este conceito permite instruções para ser executado em cada ciclo de pulso de disparo. A memória do programa é memória Flash Reprogrammable do Em-sistema. O arquivo de registro do rápido-acesso contém 32 registros de 8 bits do funcionamento do uso geral de x com um único tempo de acesso de ciclo de pulso de disparo. Isto permite a operaço da unidade lógica aritmética do único-ciclo (ALU). Em uma operaço típica de ALU, dois operandos so saída do arquivo de registro, a operaço é executada, e o resultado é armazenado para trás no arquivo de registro – em um ciclo de pulso de disparo.
. Os esforços de instruço e as execuções paralelos da instruço
Restauraço e manipulaço da interrupço
O AVR fornece diversas fontes diferentes da interrupço. Estas interrupções e o vetor restaurado separado cada um têm um vetor separado do programa no espaço de memória do programa. Todas as interrupções so atribuídas o indivíduo permitem os bocados que devem ser escritos a lógica uma junto com a interrupço global permitem o bocado no registro do estado a fim permitir a interrupço. Segundo o valor do contador de programa, as interrupções podem ser automaticamente deficientes quando os bocados BLB02 ou BLB12 do fechamento da bota so programados. Esta característica melhora a segurança do software. Veja a seço “memória programar” na página 264 para detalhes.