16 canal 1 MSPS 12-Bit CAD com o sequencer em 28-Lead TSSOP AD7490BRUZ
Number modelo:AD7490BRUZ
Lugar de origem:Fábrica original
Quantidade de ordem mínima:10pcs
Termos do pagamento:T/T, Western Union, Paypal
Capacidade da fonte:3500PCS
Prazo de entrega:1 dia
Contate
Add to Cart
Dos Estados-activa
Shenzhen China
Endereço:
Sala 1204, construção internacional de Dingcheng, ZhenHua Road, distrito de Futian, Shenzhen, China.
Fornecedor do último login vezes:
No 48 Horas
Detalhes do produto
Perfil da empresa
Detalhes do produto
16-Channel, 1 MSPS, 12-Bit CAD com o sequencer em 28-Lead TSSOP
CARACTERÍSTICAS
Taxa rápida da taxa de transferência: 1 MSPS
Especificado para VDD de 2,7 V a 5,25 V
Taxas da taxa de transferência da baixa potência no máximo
um máximo de 5,4 mW no kSPS 870 com 3 fontes de V
um máximo de 12,5 mW em 1 MSPS com 5 fontes de V
16 entradas (único-terminadas) com sequencer
Largura de banda larga da entrada
69,5 DB SNR em 50 quilohertz de frequência da entrada
Poder flexível/gesto de série da velocidade de relógio
Nenhuns atrasos do encanamento
Relaço de série de alta velocidade, SPI/QSPI™/MICROWIRE™/DSP compatível
Modo completo da parada programada: 0,5 máximos do µA
28-lead TSSOP e 32 pacotes da ligaço LFCSP
DIAGRAMA DE BLOCO FUNCIONAL
DESCRIÇO GERAL
O AD7490 está a umas 12 altas velocidades mordidas, baixa potência, 16 canal, aproximaço sucessiva CAD. A peça opera-se fonte único 2,7 de uma alimentaço de V a de 5,25 V e taxas da taxa de transferência das características até 1 MSPS. A peça contém um amplificador de baixo nível de ruído, largo da trilha-e-posse da largura de banda que possa segurar frequências da entrada além de 1 megahertz.
O processo de converso e o por aquisiço de dados so controlados usando o CS e o sinal de pulso de disparo de série, permitindo que o dispositivo conecte facilmente com os microprocessadores ou o DSPs. O sinal de entrada é provado na borda de queda do CS, e a converso é iniciada igualmente neste momento. No há nenhum atraso do encanamento associado com a divisória.
O AD7490 usa técnicas de projeto avançadas para conseguir muito a dissipaço de baixa potência em taxas altas da taxa de transferência. Para taxas da taxa de transferência do máximo, o AD7490 consome apenas 1,8 miliampères com 3 fontes de V, e 2,5 miliampères com 5 fontes de V.
Ajustando os bocados relevantes no registro de controle, a escala da entrada análoga para a peça pode ser selecionada para ser uns 0 V a entrada de REFIN ou uns 0 V a 2 entrada do × REFIN, com uma ou outra codificaço da saída do binário reto ou dos twos complementos. O AD7490 caracteriza 16 único-terminou entradas análogas com um sequencer do canal para permitir que uma seleço preprogrammed dos canais seja convertida sequencialmente. O tempo da converso é determinado pela frequência de SCLK porque este é usado igualmente como o pulso de disparo mestre para controlar a converso.
O AD7490 está disponível 32 em uma ligaço LFCSP e 28 em um pacote da ligaço TSSOP.
DESTAQUES DO PRODUTO
1. O AD7490 oferece taxas de até 1 taxa de transferência de MSPS. No máximo taxa de transferência com 3 fontes de V, o AD7490
dissipa apenas 5,4 mW do poder.
2. Uma sequência dos canais pode ser selecionada, através de que os ciclos AD7490 e os conversos.
3. O AD7490 opera-se único 2,7 de 5,25 V de uma fonte de V a. A funço de VDRIVE permite a relaço de série
para conectar diretamente ao independente de tampouco 3 V ou de 5 sistemas de processador de V de VDD.
4. A taxa de converso é determinada pelo pulso de disparo de série, permitindo que o tempo da converso seja reduzido completamente
o aumento de série da velocidade de relógio. A peça igualmente caracteriza vários modos da parada programada para maximizar a eficiência de poder
em mais baixas taxas da taxa de transferência. O consumo de potência for 0,5 µA, máximo, quando na parada programada completa.
5. A peça caracteriza uma aproximaço sucessiva padro CAD com controle exato do instante de amostra através de
uma entrada do CS e uma vez fora do controle da converso.
AVALIAÇÕES MÁXIMAS ABSOLUTAS Ta = 25°C, salvo disposiço em contrário.
| Parmetro Avaliaço |
VDD terra V de −0.3 V a +7 VDRIVE terra −0.3 V a VDD + 0,3 V Tenso entrada análoga terra −0.3 V a VDD + 0,3 V Tenso entrada de Digitas terra V de −0.3 V a +7 Tenso da saída de Digitas terra −0.3 V a VDD + 0,3 V REFIN terra −0.3 V a VDD + 0,3 V Corrente entrada a algum Pin Except Supplies 1 ±10 miliampère Variações da temperatura de funcionamento Comercial (verso de B) −40°C a +85°C Variaço da temperatura do armazenamento −65°C a +150°C Temperatura de junço 150°C LFCSP, pacote de TSSOP, dissipaço de poder 450 mW impedncia térmica do θJA 108.2°C/W (LFCSP) 97.9°C/W (TSSOP) impedncia térmica do θJC 32.71°C/W (LFCSP) 14°C/W (TSSOP) Temperatura da ligaço, soldando Fase de vapor (segundo 60) 215°C Infravermelho (segundo 15) 220°C ESD 1 quilovolt |
As correntes 1 transientes de até 100 miliampères no causam a trava-acima do SCR.
Os esforços acima daqueles alistados sob avaliações máximas absolutas podem causar dano permanente ao dispositivo. Este é um esforço que avalia somente; a operaço funcional do dispositivo nestes ou de nenhuma outra condições acima daqueles indicados na seço operacional desta especificaço no é implicada. A exposiço s condições da avaliaço de máximo absoluta por períodos prolongados pode afetar a confiança do dispositivo.
CONFIGURAÇÕES DE PIN E DESCRIÇÕES DA FUNÇO
Pin Function Descriptions
Pin No. TSSOP LFCSP Mnemônica Descriço |
20 18 CS Chip Select. Baixa entrada ativa da lógica. Esta entrada fornece o duplo funço de iniciar conversões no AD7490 e igualmente molda transferência de dados de série. 23 21 REFIN Referência entrada para o AD7490. Uma referência externo deve seja aplicado a esta entrada. A escala da tenso para o externo a referência é o ± 1% de 2,5 V para o desempenho especificado. 22 20 VDD A fonte de alimentaço entrou. A escala de VDD para o AD7490 é de 2,7 V a 5,25 V. Para os 0 V a 2 a escala do × REFIN, VDD deve seja de 4,75 V a 5,25 V. 14, 21, 24 12, 19, 22 AGND Terra análoga. Ponto de referência terra para todos os circuitos no AD7490. Todos os sinais entrada análoga/digital e externo o sinal de referência deve ser referido esta tenso de AGND. Todos os pinos de AGND devem ser conectados junto. 13 a 5, 11 a 9, VIN 0 a VIN 15 O analógico entrou 0 através da entrada análoga 15. Dezesseis único-terminados 3 a 1, 7 a 2, canais de entrada análoga que so multiplexados no na microplaqueta 28 a 25 31 a 26, trilha-e-posse. O canal de entrada análoga a ser convertido é 24 selecionado usando os bocados ADD3 do endereço com ADD0 de o registro de controle. Os bocados do endereço, conjuntamente com Os bocados SEGS.S e da SOMBRA, permitem que o registro da sequência seja programado. A escala da entrada para todos os canais de entrada pode estenda de 0 V a de REFIN ou de 0 V 2 ao × REFIN como selecionado através do bocado da ESCALA no registro de controle. Alguma entrada no utilizada os canais devem ser conectados a AGND para evitar o ruído recolhimento. 19 17 RUÍDO Dados dentro. Entrada da lógica. Dados a ser escritos ao registro de controle do AD7490 é fornecido nesta entrada e cronometrado em o registro na borda de queda de SCLK (veja o controle Seço do registro). 15 13 DOUT Dados para fora. Saída da lógica. O resultado da converso do AD7490 é fornecido nesta saída como um córrego de dados de série. Os bocados so cronometrados para fora na borda de queda do SCLK entrada. O córrego de dados consiste em quatro bocados do endereço indicando que canal o resultado da converso corresponde a, seguido pelos 12 bocados dos dados da converso, que so fornecido por MSB primeiramente. A codificaço da saída pode ser selecionada como binário reto ou complemento twos através do bocado de CODIFICAÇO dentro o registro de controle. 16 14 SCLK Pulso de disparo de série. Entrada da lógica. SCLK fornece o pulso de disparo de série para dados de acesso da divisória. Esta entrada de pulso de disparo é usada igualmente como a fonte do pulso de disparo para o processo de converso de AD7490. 17 15 VDRIVE A fonte de alimentaço da lógica entrou. A tenso fornecida neste pino determina em que tenso a relaço de série do AD7490 opera-se. N/A EP EPAD Almofada exposta. Connect expôs a almofada terra. |
16 canal 1 MSPS 12-Bit CAD com o sequencer em 28-Lead TSSOP AD7490BRUZ
Inquiry Cart
0